Muito interessante
TSMC 7nm HD and HP Cells, 2nd Gen 7nm, And The Snapdragon 855 DTCO
Artigo completo:
https://fuse.wikichip.org/news/2408...ells-2nd-gen-7nm-and-the-snapdragon-855-dtco/
Excelente artigo. Na litografia 7nm muitas partes eram rejeitadas devido ao consumo elevado. Qualcomm fez DFM para ajustar o projeto para a linha de produção. TSMC/Qualcomm monitoraram o processo (SPC) e reduziram a variação em um dos parâmetros críticos ( (n ajustes). Assim o yield melhorou e mais chips trabalharam dentro do parâmetro inicial de projeto (consumo).
TSMC/AMD devem ter trabalhado muito para entregar Ryzen/Navi/Radeon VII em 7nm. Tem rumor que o Navi foi um "pesadelo" para alcançar o clock alvo mantendo o consumo reduzido. Pode ser que alguns detalhes sejam revelados no Hot Chips 2019 que a AMD vai participar.
"they had quite a lot of bad parts rejected by their partners due to
high power consumption. (...) there was quite a large spread in their Vmin distribution. Naturally, there are two main approaches to handling this specific situation. You can lower the operating voltage or you can
tighten the spread distribution."
https://fuse.wikichip.org/news/2408...ls-2nd-gen-7nm-and-the-snapdragon-855-dtco/2/
De acordo com este artigo:
"Dennard Scaling postulated that as transistors get smaller their power density stays constant (...) This allowed CPU manufacturers to
raise clock frequencies from one generation to the next without significantly increasing overall circuit
power consumption."
https://www.micron.com/about/blog/2018/october/metamorphosis-of-an-industry-part-two-moores-law
1 - Lei de Moore (que todos conhecem) permitiu a indústria manter preço aceitável por décadas.
2 - Dennard scaling se relaciona com a Lei de Moore.
3 - Dennard scaling considerava que a medida que os transistores reduzem de tamanho o "power density" é constante. Isso permite aumentar a frequência, porém sem acréscimo significativo no consumo.
4 - Lei de Moore reduziu a cadência e o consenso da indústria é que Dennard scaling praticamente morreu em meados de 2005-2006.
A dificuldade é aumentar o desempenho/frequência e fazer o consumo permanecer dentro do limite aceitável. Por exemplo, na mudança de processo (7nm), emissor/coletor fica próximo e dificulta o isolamento elétrico, ocorre threshold leakage (pequena corrente "vaza" com transistor off provocando aumento do consumo). A redução da espessura do gate pode causar gate leakage (ocorre com transistor on).
O SVP/GM da AMD (Forrest Norrod) comentou justamente sobre frequência/densidade em uma apresentação:
"Na apresentação, a AMD destaca que os ganhos de performance baseados em
frequências e
densidade dos chips não apenas deixaram de funcionar, como também estão se tornando conflitantes. Novas litografias menores estão trazendo frequências mais baixas, tornando inviável essa abordagem para continuar perseguindo mais desempenho."
https://adrenaline.uol.com.br/2019/...eu-plano-de-empilhar-ram-sobre-processadores/
Na apresentação foi divulgado este slide que ilustra o problema, veja lá:
https://adrenaline.uol.com.br/admin/files/sysmidia/D7wcZ0y80y88A8Zx7ycdDWC5wb9Y88/amd_chiplet_01.jpg
Do que eu pesquisei (literatura) para contornar essa limitação existem vários "métodos":
1 - migração para multicore.
2 - equilibrar tamanho do chip, processo, yield e consumo.
3 - redução da tensão de operação e maior controle do processo de fábrica.
4 - dark silicon: setores do chip ficam desligados (quando não utilizados) para manter o limite de consumo estabelecido.
5 - dim silicon: setores do chip trabalham com frequência muito reduzida (pouco impacto no consumo).
6 - paralelismo: trabalho simultâneo em vários núcleos com menor frequência (reduz o tempo de processamento e consumo de energia).
7 - aumentar tamanho do cache: o desempenho é maior e (como só é periodicamente acessado) o impacto no consumo é pequeno (troca área por cache): maior cache = maior desempenho.
8 - boost: clock/voltage aumenta/diminue dependendo da tarefa em cada instante. O boost fica ativo até completar a tarefa ou outro parâmetro for atingido (exemplo: limite térmico).
AMD deve ter utilizado todos esses artifícios (em certo grau) no Zen, Zen+ e Zen 2.
nem lançaram ainda a série 3xxx e o cara já tá pensando na 4xxx?? Acho que nem foi confirmado ainda se o Zen 3 é AM4, só falaram que o AM4 vai até 2020 e o Zen 3 vai sair em 2020.
....
