[TÓPICO DEDICADO] AMD Ryzen Socket AM4 - Zen, Zen+, Zen 2 & Zen 3
- Iniciador de Tópicos DemonbrsX
- Data de Início
Ainda nao..
mas certeza que com a chegada dos CPUs nas lojas, mais perto do lançamento, alguém vai quebrar o NDA e postar um review antecipado, mesmo que mais enxuto.
??????????
Estes processadores são apenas para notebooks de baixa potência.
Atualmente apenas processadores U e Y.
Processadores da INTEL para DESKTOP serão 14 nm até 2021/2022
Se o 7nm da INTEL estiver pronto, é óbvio que vão usar toda a capacidade nos segmentos mais lucrativos que são SERVIDORES / DATACENTER / CLOUD vulgo setor corporativo, e depois os NOTEBOOK's.
Desktop é o último.
Essa fábrica 42 do Arizona e a D1X em Oregon não irão conseguir atender toda a demanda, vão focar no setores mais lucrativo.
https://www.anandtech.com/show/13683/intel-euvenabled-7nm-process-tech-is-on-track
A Intel nunca revelou características de sua tecnologia de fabricação de 7 nm, mas uma grande redução do uso de padrões múltiplos, bem como uma meta de escala 2X mais tradicional vs. 10 nm, indica um uso mais extensivo de EUVL.
De acordo com a ASML, uma camada EUV requer um sistema de escalonamento e varredura EUV para cada 45.000 iniciações de bolacha por mês. Portanto, se a Intel planeja usar EUVL extensivamente para 10 a 20 camadas, serão necessários aproximadamente 20 a 40 scanners EUVL para uma fab com uma capacidade de 100.000 wafer por mês. Considerando que a Intel não é a única empresa com planos de usar o EUVL na década de 2020, obter o número de scanners EUVL necessários para o HVM em várias fábricas pode ser um desafio.
Enquanto isso, até agora a Intel anunciou planos para apenas uma fábrica de 7 nm: a Fab 42 no Arizona. Além disso, a empresa terá capacidade de 7 nm em sua instalação de D1 usada para desenvolvimento e testes (entre outras coisas).
https://www.anandtech.com/show/1431...r-products-in-1h-2020-accelerated-7nm-in-2021
Enquanto o primeiro produto de 7 nm da Intel será lançado em 2021, a Intel enfatiza que a fabricação de alto volume (HVM) usando a tecnologia começará em 2022, quando a tecnologia será usada não apenas para uma GPU de servidor, mas também para uma CPU de servidor.
https://www.tomshardware.com/news/intel-oregon-factory-7nm-euv,38482.html
Intel não planeja deixar sua escassez de 14nm ou a incapacidade de enviar processadores de 10nm para impedir que ele planeje as fábricas onde fará com que os chips 7nm sejam esperados em alguns anos. O Oregonian relatou que a empresa planeja expandir sua fábrica em Oregon, D1X, para se preparar para o turno de 7nm.
O relatório citou fontes anônimas no setor de construção de Oregon dizendo que "a Intel falou abertamente sobre seus planos D1X e espera que o projeto dure pelo menos 18 meses, seguido por vários meses de instalação de equipamentos" e que "fontes dentro da operação de fabricação da Intel também foi dito para se preparar para um grande projeto Oregon este ano. ”
https://www.extremetech.com/computi...ing-up-for-major-7nm-euv-expansion-at-d1x-fab
Dados os cronogramas em discussão e o tempo de ativação associado a uma nova fábrica, um anúncio de meados de 2019 com um cronograma de 24 a 30 meses da produção total colocaria a EUV na Intel até meados de 2021 ou no início do ano. 2022. Lembre-se que a Intel não precisa necessariamente lançar o EUV a partir do D1X,
https://www.notebookcheck.net/Intel-s-D1X-Oregon-fab-first-to-get-7-nm-production-node.403611.0.html
A instalação expandida ajudará a fornecer ~ 60% do suprimento de CPU de 7 nm.
É melhor não ficar esperando os 7nm da INTEL para desktop.
Se a gente acreditar nos slides da INTEL, será assim:
14 nm até 2021
10 nm a partir de 2022
https://www.anandtech.com/show/1431...oadmap-refined-nodes-specialized-technologies
Vai demorar muito para a INTEL ter 7nm e atender toda a demanda, muito mesmo
4 a 5 anos para construir uma fábrica e ainda nem foi liberada
https://www.anandtech.com/show/13946/intel-submits-ireland-fab-expansion-plan-8-billion
A Intel submete o Plano de Expansão Fab da Irlanda: Preço de US $ 8 bilhões, com prazo de execução de 4 anos
No ano passado, a empresa decidiu formalmente aumentar significativamente suas capacidades de fabricação, construindo novas fábricas no Oregon, Irlanda e Israel, bem como para fornecer sua Fab 42 no Arizona. Essas expansões estão sendo realizadas em uma tentativa de aumentar a capacidade da Intel para o próximo processo de 7 nm, que conta com uma combinação de ferramentas de litografia DUV e EUV. Mas primeiro, a Intel precisa obter permissão das autoridades locais, razão pela qual recentemente apresentou seus planos ao Conselho do Condado de Kildare e foi escolhida por um jornal local.
A fábrica proposta terá quatro anos para ser construída e custará à Intel cerca de US $ 8 bilhões. A empresa espera que a nova unidade de produção emprega 1600 pessoas depois que ela se tornar totalmente operacional. É importante ressaltar que este longo ciclo significa que, mesmo que a Intel inicie este ano (e provavelmente não o fará), a Fab não será concluída até 2023. Portanto, é amplamente esperado que a Intel esteja preparando a fab para 7 nm EUV, se não um processo de fabricação mais avançado. Essa nova fab, por sua vez, estaria se juntando à atual fábrica da Intel na Leixlip, que atualmente produz chips usando a tecnologia de processo de 14 nm da empresa.
Agora que a Intel submeteu formalmente seus planos de expansão às autoridades locais, levará algum tempo para aprová-lo. Portanto, de acordo com a mídia local, a Intel iniciaria qualquer construção real “no próximo ano”. Isso, é claro, está supondo que o plano chegue tão longe; a apresentação formal do plano não significa que a Intel construirá a fábrica, já que as intenções da empresa tendem a mudar com o mercado. Embora a Intel tenha um roteiro para a expansão da sua rede global de manufatura, ela ainda precisa da aprovação das autoridades locais antes que a empresa possa investir dinheiro no projeto.
Alll disse, o fab irlandês é o último de uma série de planos fabulosos da Intel. Além das quatro fábricas no Arizona, Irlanda, Israel e Oregon, a Intel também está em negociações para construir outra fábrica de US $ 11 bilhões em Israel.
Não pode sair acima dos preços da Waz, afinal lá é o teto de preços das lojas de hardware do Brasil
Eu acho que os lojista ficam esperando sair la primeiro pra depois vim com seus preços, só pode.
Caro são os processadores INTEL
https://translate.google.com.br/tra...ong-look-at-the-intel-cascade-lake-9200-line/
O que mais me interessou até agora foi o Ryzen 5 3600, quem sabe em alguma promoção encontre ele por R$ 800-900 (depois de alguns meses de lançamento, não custa sonhar 
).
).
https://www.anandtech.com/show/14568/an-interview-with-amds-forrest-norrod-naples-rome-milan-genoa
IC: Só para colocar em perspectiva, a AMD tem FAE * suficiente para suportar seus clientes?
(Um FAE é um engenheiro de aplicação de campo, cujas funções podem incluir parceiros de assistência no projeto de sistemas e produtos.)
Forrest Norrod: Isso é interessante. O que você pode estar ouvindo é que, comparada à situação atual com Nápoles, provavelmente temos quadruplicado os pedidos para Roma. Portanto, a realidade é que há tanto interesse em Roma, que estamos desviando ideias de plataformas agora, e estamos mudando de plataforma nos últimos 6 meses. Mas planejando em termos das plataformas que estamos apoiando, veremos uma duplicação das plataformas de Roma.
PCWatch: Com os próximos processadores Rome, eles são compatíveis com a plataforma Naples?
Forrest Norrod: Isso mesmo - você pode pegar uma Roma, e você pode pegar sua plataforma existente em Nápoles, e você pode largar Roma na plataforma Naples com um novo BIOS e ele vai funcionar. No entanto, você só terá o PCIe Gen3 e terá o DDR4-2666. Se você atualizar a plataforma e refazer o design nos canais de E / S, poderá usar o PCIe Gen4. Então, é muito semelhante ao que fazemos no lado do cliente também. Não estamos afirmando a velocidade da memória, mas você tem mais do que DDR4-2666.
PCWatch: Para a próxima plataforma de Roma, que tal a quantidade de memória? A plataforma de Nápoles é de até 2 TB por soquete, mas e Roma? Será mais do que o dobro e você apoiará os novos ICs da Samsung (e da Micron)?
Forrest Norrod: Rome suportará mais, tanto em velocidade de memória quanto em capacidade de memória.
PCWatch: Suporte para DDR5?
Forrest Norrod: DDR5 é um design diferente. Será em um soquete diferente. Já dissemos que o Milan é uma plataforma de meados de 2020, e já dissemos que é o soquete SP3, então o DDR4 ainda será usado no Milan.
PCWatch: A AMD divulgou que o Infinity Fabric está sendo usado entre a CPU e a GPU. Ela se tornará a topologia de interface comum?
Forrest Norrod: Mais uma vez, a coisa sobre Frontier é que eu não quero dizer nada a esse nível de especificidade sobre algo que está 2 anos fora. Então deixe-me agarrar a isso. É uma afirmação verdadeira em relação ao Frontier que usamos o Infinity Fabric para conectar as CPUs e as GPUs juntas, assim como a GPU para a GPU. Também afirmamos que o Frontier é um processador e quatro GPUs por sistema.
Eu me interessei no top 3950x,mas como aqui é br e como amd vai vir enfiando a faca,eu provavelmente só poderei comprar 3 anos depois do lançamento kkk.
Leitura obrigatória
5nm Vs. 3nm
https://semiengineering.com/5nm-vs-3nm/
Metade de nós, diferentes tipos de transistores e várias outras opções estão adicionando incerteza em todos os lugares.
Os fornecedores de fundição estão preparando a próxima onda de processos avançados, mas seus clientes enfrentarão uma infinidade de opções confusas - incluindo desenvolver chips a 5nm, esperar até 3nm ou optar por algo entre eles.
O caminho para 5nm é bem definido em comparação com 3nm. Depois disso, a paisagem fica mais complicada porque as fundições estão adicionando processos de meio nó ao mix, como 6nm e 4nm. Mover-se para qualquer um desses nós é muito caro e os benefícios nem sempre são claros.
Outro ponto de preocupação é a redução da base de fabricação. Há menos fundições para escolher nos nós mais avançados. A indústria de fundição já teve vários fornecedores de ponta, mas com o tempo o campo diminuiu devido aos custos crescentes e a uma base de clientes cada vez menor. Geralmente, menos fornecedores se traduzem em menos opções técnicas e de preços.
Hoje, a Samsung e a TSMC são as únicas duas fundições capazes de fornecer processos a 7nm e além, embora isso possa mudar. A Intel e a SMIC da China estão desenvolvendo processos avançados. A Intel, uma pequena participante do negócio de fundição comercial, tem lutado para lançar 10nm. E não está claro se a SMIC irá enviar 7nm, que é em pesquisa e desenvolvimento. (O processo de 10nm da Intel é semelhante a 7nm das fundições.)
Em nós avançados, enquanto isso, a Samsung e a TSMC estão enviando processos de 7nm usando os transistores finFET de hoje, e ambos os fornecedores estenderão o finFET para 5nm. Em comparação com os transistores planares tradicionais, os finFETs são estruturas semelhantes a 3D com melhor desempenho e menor vazamento.
Então, a 3nm, a Samsung está fazendo uma transição de finFETs para uma nova arquitetura de transistor chamada FET de nanosheet, que é uma evolução de um finFET. A TSMC, entretanto, não divulgou seus planos de 3nm, deixando muitos clientes de fundição em um padrão de holding. A TSMC aparentemente está avaliando várias opções, incluindo nanosheets e finFETs envenenados. A Intel, a TSMC e outras empresas também estão trabalhando em novas formas de empacotamento avançado como uma possível opção de dimensionamento.
No entanto, a tecnologia de transistor pode ir em várias direções a 3nm. FinFETs ainda estão em jogo, mas a tecnologia requer algumas inovações. Com toda a probabilidade, a indústria pode precisar se preparar para uma transição para uma nova arquitetura em 3nm e / ou o próximo meio nó em 2nm, de acordo com o roteiro de uma organização com visibilidade na paisagem.
"5nm ainda é um finFET", disse Naoto Horiguchi, diretor de programa lógico da Imec. “Então, digamos que na N3, estamos entrando em um período de transição de finFETs para outras arquiteturas de dispositivos. Acreditamos que é uma nanosheet.
Um FET de nanosheet é um tipo de arquitetura gate-all-around (GAA). Esse não é o único cenário possível. “A indústria é muito conservadora. Eles vão tentar estender o finFET tanto quanto possível ”, disse Horiguchi. “Em 3nm, temos uma janela para usar um finFET. Mas precisamos de várias inovações de processo para o finFET em termos de melhoria geral.
Então, os fabricantes de chips permanecem em 7nm ou migram para 5nm, 3nm ou para um novo meio nó? O 7nm fornece desempenho suficiente para a maioria dos aplicativos, e é por isso que será um nó de longa duração. Além de 7nm, existem várias opções de alto desempenho na mesa, todas com custos mais altos. E resta saber se essas novas tecnologias aparecerão no prazo.
Figura 1: Transistores planares vs finFETs vs nanosheet FET. Fonte: Samsung
Desdobramento da fundição
Um chip consiste em uma infinidade de transistores, que servem como um interruptor em um dispositivo. Durante décadas, a indústria de circuitos integrados seguiu o ritmo da Lei de Moore, o axioma que afirma que a densidade dos transistores em um dispositivo dobraria a cada 18 a 24 meses.
Então, nesse ritmo, os fabricantes de chips introduziram uma nova tecnologia de processo com mais densidade de transistor, permitindo que a indústria reduzisse o custo por transistor. Em cada nó, os fabricantes de chips escalaram as especificações dos transistores em 0,7X, permitindo que a indústria fornecesse um aumento de desempenho de 40% para a mesma quantidade de energia e uma redução de 50% na área.
Seguindo essa fórmula, o setor de IC prosperou. A partir da década de 1980, por exemplo, ele abriu o caminho para PCs mais rápidos a preços mais baixos.
Em 2001, havia mais de 18 fabricantes de chips com fábricas que podiam processar chips de 130nm, que era o processo de ponta na época, de acordo com o IBS. Naquela época, havia também vários fornecedores emergentes de fundição que produziam chips para outros em nós principalmente maduros em fábricas antigas. As fundições também fabricavam chips para casas de design fabless.
No final dessa década, os custos de fabricação e de processo aumentaram. Incapaz de arcar com os custos, muitos fabricantes de chips mudaram-se para um modelo “fab lite”. Em outras palavras, eles produziram alguns chips em suas próprias fábricas, enquanto terceirizavam algumas produções para as fundições.
Com o tempo, poucos fabricantes de chips produziram dispositivos de ponta em suas próprias fábricas. Alguns ficaram sem fabless ou saíram do negócio.
No entanto, o modelo de fundição decolou a partir dos anos 2000. As fundições estavam por trás da Intel e de outras em tecnologia, mas ainda davam às casas de design acesso a vários processos.
A próxima grande mudança ocorreu em 20nm, quando os transistores planares tradicionais atingiram a parede e encontraram efeitos de canal curto. Em resposta, a Intel mudou-se em 2011 para uma tecnologia de transistores da próxima geração chamada finFETs em 22 nm. As fundições mudaram para finFETs a 16nm / 14nm.
FinFETs tem várias vantagens sobre os transistores planares. “Neste esquema, todo o transistor é esticado na direção vertical, de modo que o canal é levantado para fora do substrato e o portão envolve os três lados da aleta. A maior área de contato do portão em uma determinada área de apoio 2D permite um melhor controle da corrente de fuga ”, de acordo com Matt Cogorno e Toshihiko Miyashita da Applied Materials em um blog. Cogorno é diretor de gerenciamento global de produtos, enquanto Miyashita é um membro sênior da equipe técnica.
Os FinFETs também são dispositivos mais complexos, que são difíceis de fabricar e dimensionar em cada nó. Como resultado, os custos de P & D do processo dispararam. Então, agora, a cadência de um nó totalmente dimensionado se estendeu de 18 meses a 2,5 anos ou mais.
Os custos de projeto de IC também continuam a subir. O custo para projetar um dispositivo planar de 28 nm varia de US $ 10 milhões a US $ 35 milhões, segundo a Gartner. Em comparação, o custo para projetar um sistema-em-um chip (SoC) de 7nm varia de US $ 120 milhões a US $ 420 milhões, de acordo com o Gartner.
“Os custos de projeto variam muito pela complexidade do SoC”, disse Samuel Wang, analista do Gartner. “Cerca de dois terços envolvem design de chips de hardware. O restante do custo inclui desenvolvimento de software, custos de máscara e melhoria de rendimento. Os custos de design também diminuem com o tempo. ”
No entanto, as tendências de custo alteraram o cenário do IC. Com o tempo, menos empresas de IC poderiam arcar com os custos de projeto nos nós mais avançados. Muitas dessas empresas agora dependem de fundições para suas necessidades de produção.
Menos clientes, juntamente com os crescentes custos de fabricação, afetaram o cenário de fundição de ponta. Por exemplo, existem cinco fabricantes de chips / fundições no mercado de 16nm / 14nm - GlobalFoundries, Intel, Samsung, TSMC e UMC. A SMIC também está trabalhando em finFETs de 14nm.
Mas às 7nm, houve outra mudança. Os custos de processo e fabricação continuaram a aumentar, mas o retorno sobre o investimento foi questionável. Como resultado, a GlobalFoundries e a UMC suspenderam no ano passado seus respectivos processos de 7nm. Ambas as empresas ainda estão ativas no mercado de 16nm / 14nm.
A partir de agora, a Samsung e a TSMC estão se movendo a toda velocidade a 7nm e além. E depois de repetidos atrasos, a Intel planeja enviar 10nm até meados de 2019, com 7nm programados para 2021. A SMIC, enquanto isso, não anunciou um prazo.
Mas nem todos os clientes de fundição precisam de nós avançados. Ainda há um mercado próspero para 28nm e acima. "Depende da oferta de produtos", disse Wang, da Gartner. “Alguns produtos exigem o melhor desempenho. Os designers ainda podem usar nós herdados. Designs com processos não exigentes podem viver com os nós N-1 e N-2 ”.
Outros concordam. “Do ponto de vista econômico, quantas empresas podem comprar silício hoje? Esse número está diminuindo. Para os mercados de muito alto desempenho, sempre haverá essa necessidade. Mas na cadeia de suprimentos, do ponto de vista do volume, o abismo está se abrindo no meio. A liderança precisa de 7, 5 e talvez 3nm algum dia. Mas todos os outros desaceleraram um pouco ”, disse Walter Ng, vice-presidente de gerenciamento de negócios da UMC.
Ainda assim, há uma necessidade de chips de ponta em aplicativos selecionados, como servidores e smartphones. Então, uma infinidade de novas startups de chips de AI estão surgindo. Muitos estão projetando chips para aprendizado de máquina e aprendizado profundo.
“Não há dúvida de que ser capaz de calcular 10x mais rápido do que agora será comercialmente útil e competitivo, mesmo para mercados não técnicos. Todas as realizações únicas da aprendizagem profunda são evidências disso. Não há praticamente nenhum fim à vista para a demanda por mais poder de computação ”, disse Aki Fujimura, executivo-chefe da D2S.
"A necessidade de poder computacional passou por vários grandes turnos, primeiro com GPUs e, mais recentemente, com aprendizado profundo", disse Fujimura. “O aprendizado profundo é uma tecnologia massiva de correspondência de padrões, onde o treinamento de redes neurais é um problema de otimização iterativo. Agora que o mundo descobriu um mecanismo para lidar com enormes quantidades de dados e transformá-las em informações úteis na forma de um programa de inferência, a quantidade de computação necessária é dimensionada com a quantidade de dados disponíveis. Como os dados disponíveis para todos os domínios de problemas estão aumentando geometricamente, é virtualmente garantido que a capacidade de computação necessária aumentará substancialmente apenas para lidar com as cargas de aprendizado profundo ”.
Se os chips de AI exigem 5nm ou mais, os processos permanecem incertos, mas certamente há necessidade de mais poder computacional. Ainda assim, não está ficando mais fácil ou mais barato migrar para esses nós.
5nm vs 3nm
Enquanto isso, a TSMC atingiu um marco importante no início de 2018, quando se tornou o primeiro fornecedor do mundo a enviar 7nm. Mais tarde, a Samsung entrou na corrida de 7nm. Geralmente, com base nos finFETs, um processo de fundição de 7nm consiste em um pitch de 56nm a 57nm e um pitch de metal de 40nm, de acordo com IC Knowledge e TEL.
Em sua primeira versão de 7nm, a TSMC usou litografia de imersão de 193 nm e padrões múltiplos. Ainda este ano, a TSMC enviará uma nova versão de 7nm usando litografia ultravioleta extrema (EUV). O EUV simplifica as etapas do processo, mas é uma tecnologia cara com seu próprio conjunto de desafios.
Agora, a TSMC está preparando seu novo processo de 5nm para o primeiro semestre de 2020. A tecnologia 5nm da TSMC é 15% mais rápida, com 30% a menos de energia que 7nm. Uma segunda versão de 5nm, prevista para o próximo ano, é 7% mais rápida. Ambas as versões também usarão EUV.
A TSMC está ganhando alguma tração por 5nm. “A Apple, a HiSilicon e a Qualcomm deverão estar em volume alto em 5 nm em 2020”, disse Handel Jones, executivo-chefe da International Business Strategies (IBS). “O volume de wafer será de 40.000 a 60.000 wafers por mês até o quarto trimestre de 2020.”
A taxa de adoção de 5 nm da TSMC é inferior a 7 nm. Por um lado, 5nm é um processo completamente novo com ferramentas atualizadas do EDA e IP. Além disso, custa mais. Geralmente, o custo para projetar um dispositivo de 5nm varia de US $ 210 milhões a US $ 680 milhões, segundo a Gartner.
Alguns fabricantes de chips querem um caminho de migração de 7nm sem o alto custo de 5nm. Então, a TSMC introduziu recentemente uma nova opção de meio nó chamada 6nm, que é uma opção de baixo custo com algumas compensações.
"Os números N6 e N5 parecem muito próximos, mas ainda têm uma grande lacuna", disse CC Wei, presidente-executivo da TSMC, em recente teleconferência. “Para o N5 comparado com o N7, a densidade lógica aumentou em 80%. N6 comparado com N7 é apenas 18%. Então você pode ver que há uma grande diferença na densidade lógica e no desempenho do transistor. E assim, como resultado, o consumo total de energia no chip é menor no N5. Há muitos benefícios se você se mudar para o N5. Mas, no entanto, o N5 é um nó completo e leva tempo para o cliente projetar seus novos produtos. A beleza do N6 é que se eles já foram projetados no N7, eles gastam um esforço mínimo. Eles podem entrar no N6 e ganhar algum benefício. Dependendo das características do produto e do mercado, os clientes decidirão a que ir. ”
Enquanto isso, a Samsung lançou recentemente 5nm, que deve sair no primeiro semestre de 2020. Em comparação com 7nm, a tecnologia finFET de 5nm da Samsung fornece um aumento de até 25% na área lógica com 20% menos energia ou 10% maior desempenho.
A Samsung também introduziu um novo meio nó de 6nm, dando aos clientes outra opção. "O 6nm tem o benefício de escalabilidade de 7nm e o IP pode ser reutilizado", disse Ryan Lee, vice-presidente de marketing para os negócios de fundição da Samsung. Em seguida, em seu roteiro, a Samsung também está desenvolvendo um processo finFET de 4nm. Até agora, há pouca informação pública sobre essa tecnologia.
Após 5nm, o próximo nó completo é 3nm. Mas 3nm não é para a finta do coração. O custo para projetar um dispositivo de 3 nm varia de US $ 500 milhões a US $ 1,5 bilhão, segundo a IBS. Os custos de desenvolvimento de processos variam de US $ 4 bilhões a US $ 5 bilhões, enquanto um fab movimenta de US $ 15 bilhões a US $ 20 bilhões, segundo o IBS. "Espera-se que os custos do transistor a 3nm sejam 20% a 25% maiores do que em 5nm, com base no mesmo nível de maturidade", disse Jones, da IBS. “Espere um desempenho 15% maior e com um consumo de energia 25% menor comparado aos finFETs de 5nm.”
A Samsung é a única empresa que anunciou seus planos de 3nm até o momento. Para esse nó, a fundição passará para uma nova tecnologia de gate-all-around chamada nanosheet. A TSMC ainda não divulgou seus planos, deixando alguns acreditar que está por trás da curva. "A 3nm, a Samsung tem uma alta probabilidade de produção inicial de alto volume em 2021", disse Jones. “A TSMC está acelerando o desenvolvimento para tentar fechar a lacuna com a Samsung.”
Na 3nm, a TSMC está analisando FETs de nanosheet, bem como finFETs com materiais de alta mobilidade nos canais, a saber, germânio. Os dispositivos finFET de hoje usam silício ou silício-germânio (SiGe) no canal. Uma mistura maior de germânio pode ser usada para aumentar a mobilidade do canal, que se refere à rapidez com que os elétrons podem se mover através de um dispositivo. Controlar os defeitos é o desafio aqui.
Estendendo o finFET faz sentido. Um finFET de 3nm fornece um caminho de migração dos finFETs de 5nm atuais. Mas existem alguns desafios também. Em teoria, o finFET atinge seu limite quando a largura da aleta atinge 5nm, o que é próximo de onde está hoje. "Hoje, estamos usando duas aletas para NMOS e duas aletas para PMOS em uma célula padrão", disse Horiguchi, da Imec. “Em um aspecto importante de 3nm, precisamos ir para uma arquitetura de aleta única em termos de um design de célula padrão. A barbatana única deve ter dirigibilidade suficiente. Para estender o finFET para N3, precisamos de uma técnica especial para melhorar a potência das aletas únicas e / ou reduzir os parasitas de backend. ”
Além de um finFET de alta mobilidade, a próxima opção na tabela é o gate-all-around. Em 2017, a Samsung introduziu o chamado Multi Bridge Channel FET (MBCFET) para 3nm. MBCFET é um FET de nanosheet. O primeiro MBCFET da Samsung entrará em produção de risco em 2020.
Nanosheets têm algumas vantagens sobre os finFETs. Em finFETs, o portão é enrolado em três lados de uma barbatana. Em nanosheets, o portão está em quatro lados da aleta, permitindo maior controle da corrente.
Comparado com 5nm, o FET nanosheet da Samsung fornece um aumento de até 45% na eficiência da área lógica com um consumo de energia 50% menor ou um desempenho 35% maior. “A estrutura do finFET tem algum limite em termos de escalabilidade, porque a tensão de alimentação não pode ser reduzida abaixo de 0,75. Fizemos uma inovação usando essa estrutura de nanosheet para reduzir a tensão de alimentação abaixo de 0,7 volts ”, disse Lee, da Samsung.
Existem vários tipos de tecnologias de gate-around, incluindo FETs de nanosheet e FETs de nanofios. Gate-all-around em si é um passo evolutivo do finFET. No gate-all-around, um finFET é colocado de lado e é então dividido em peças horizontais separadas. Cada peça separada compõe os canais. Um material de portão envolve em torno de cada folha.
Em comparação com o FET de nanofios, o FET de nanosheet tem um canal mais amplo, o que se traduz em mais desempenho e corrente de acionamento. "A nanosheet tem uma largura efetiva maior", disse Horiguchi, da Imec. “O nanofio é muito bom para a eletrostática. Mas a seção transversal é bem pequena. Isso não trará uma vantagem para a largura efetiva do canal. ”
Existem vários desafios com as arquiteturas gate-all-around. Geralmente, eles fornecem apenas um modesto aumento de escala sobre os finFETs de 5nm. E fazer a tecnologia gate-all-around na fab é um desafio.
"Quando você inicia a próxima geração de gate-all-around a 3nm e abaixo, isso é outra ordem de magnitude em complexidade", disse Richard Gottscho, vice-presidente executivo e CTO da Lam Research. “No começo, parece uma modificação de um finFET. Mas os requisitos estão ficando mais rigorosos e a complexidade dessa arquitetura de gate-around é significativamente maior que o finFET. ”
No fluxo do processo nanosheet, o primeiro passo é depositar camadas finas e alternadas de SiGe e silício em um substrato. “Neste caso, você tem silício, germânio de silício e pilha de silício. Chamamos isso de superrede ”, disse Namsung Kim, diretor sênior de gerenciamento de engenharia da Applied Materials, em uma entrevista recente. "Como temos conteúdo de germânio, precisamos ter uma boa camada de revestimento".
No mínimo, uma pilha consistiria em três camadas de SiGe e três camadas de silício. Em seguida, você padroniza estruturas minúsculas semelhantes a uma folha na pilha. Em seguida, forma-se uma estrutura de isolamento de valas rasas, seguida do desenvolvimento de espaçadores internos.
Em seguida, as camadas de SiGe são removidas na estrutura de super-rede, deixando as camadas de silício com um espaço entre elas. Cada camada de silício forma a base de uma folha ou canal no dispositivo. O próximo passo é depositar um material de alta k para o portão.
A indústria tem trabalhado em gate-around por anos, mas ainda há alguns desafios. "Um dos principais desafios é a capacitação parasitária", disse Kim. “Se você me perguntar quais são os principais desafios da tecnologia gate-all-around, existem dois. Um é o inter-espaçador e depois o isolamento inferior ”.
Qual é o próximo?
Então, até que ponto os gate-all-around ou nanosheets serão estendidos? “A nanosheet pode estender provavelmente dois ou três nós. Uma fundição pode introduzir uma nanosheet em N3. A próxima geração provavelmente é certa. Depois disso, talvez tenhamos que alterar a integração ou arquitetura da nanosheet. Mas ainda é uma arquitetura de nanosheet ”, disse Horiguchi, da Imec.
Em P & D, a indústria está trabalhando em maneiras de melhorar gate-all-around e finFETs em nós avançados. Neste ponto, os dispositivos gate-all-around fornecem apenas um modesto aumento de escala sobre os finFETs. Por exemplo, a nanosheet anterior da Imec tinha um pitch de 42nm e um pitch de metal de 21nm. Em comparação, um finFET de 5nm pode ter um passo de porta de 48nm com um passo de metal de 28nm.
No laboratório, a Imec demonstrou a escalabilidade de um dispositivo gate-all-around tipo-p double-stack com germânio no canal. Usando um esquema sem extensão, a Imec desenvolveu um nanofio com um comprimento de porta de cerca de 25nm. Isso também pode ser ajustado para uma nanosheet. Como na versão anterior, as dimensões do fio são 9nm.
O germânio poderia desempenhar um papel para estender o finFET além de 5 nm. A Imec demonstrou Ge nFinFETs com uma alta confiabilidade Gmsat / SSsat e PBTI. Isso foi feito melhorando o processo high-k da porta de substituição.
Ainda para ser visto, no entanto, é se a tecnologia finFET se estenderá a 3nm. Também não está claro se os nanosheets aparecerão no prazo. De fato, há muitas incógnitas e incertezas na paisagem em mudança e nenhum cronograma firme para quando haverá mais clareza.
5nm Vs. 3nm
https://semiengineering.com/5nm-vs-3nm/
Metade de nós, diferentes tipos de transistores e várias outras opções estão adicionando incerteza em todos os lugares.
Os fornecedores de fundição estão preparando a próxima onda de processos avançados, mas seus clientes enfrentarão uma infinidade de opções confusas - incluindo desenvolver chips a 5nm, esperar até 3nm ou optar por algo entre eles.
O caminho para 5nm é bem definido em comparação com 3nm. Depois disso, a paisagem fica mais complicada porque as fundições estão adicionando processos de meio nó ao mix, como 6nm e 4nm. Mover-se para qualquer um desses nós é muito caro e os benefícios nem sempre são claros.
Outro ponto de preocupação é a redução da base de fabricação. Há menos fundições para escolher nos nós mais avançados. A indústria de fundição já teve vários fornecedores de ponta, mas com o tempo o campo diminuiu devido aos custos crescentes e a uma base de clientes cada vez menor. Geralmente, menos fornecedores se traduzem em menos opções técnicas e de preços.
Hoje, a Samsung e a TSMC são as únicas duas fundições capazes de fornecer processos a 7nm e além, embora isso possa mudar. A Intel e a SMIC da China estão desenvolvendo processos avançados. A Intel, uma pequena participante do negócio de fundição comercial, tem lutado para lançar 10nm. E não está claro se a SMIC irá enviar 7nm, que é em pesquisa e desenvolvimento. (O processo de 10nm da Intel é semelhante a 7nm das fundições.)
Em nós avançados, enquanto isso, a Samsung e a TSMC estão enviando processos de 7nm usando os transistores finFET de hoje, e ambos os fornecedores estenderão o finFET para 5nm. Em comparação com os transistores planares tradicionais, os finFETs são estruturas semelhantes a 3D com melhor desempenho e menor vazamento.
Então, a 3nm, a Samsung está fazendo uma transição de finFETs para uma nova arquitetura de transistor chamada FET de nanosheet, que é uma evolução de um finFET. A TSMC, entretanto, não divulgou seus planos de 3nm, deixando muitos clientes de fundição em um padrão de holding. A TSMC aparentemente está avaliando várias opções, incluindo nanosheets e finFETs envenenados. A Intel, a TSMC e outras empresas também estão trabalhando em novas formas de empacotamento avançado como uma possível opção de dimensionamento.
No entanto, a tecnologia de transistor pode ir em várias direções a 3nm. FinFETs ainda estão em jogo, mas a tecnologia requer algumas inovações. Com toda a probabilidade, a indústria pode precisar se preparar para uma transição para uma nova arquitetura em 3nm e / ou o próximo meio nó em 2nm, de acordo com o roteiro de uma organização com visibilidade na paisagem.
"5nm ainda é um finFET", disse Naoto Horiguchi, diretor de programa lógico da Imec. “Então, digamos que na N3, estamos entrando em um período de transição de finFETs para outras arquiteturas de dispositivos. Acreditamos que é uma nanosheet.
Um FET de nanosheet é um tipo de arquitetura gate-all-around (GAA). Esse não é o único cenário possível. “A indústria é muito conservadora. Eles vão tentar estender o finFET tanto quanto possível ”, disse Horiguchi. “Em 3nm, temos uma janela para usar um finFET. Mas precisamos de várias inovações de processo para o finFET em termos de melhoria geral.
Então, os fabricantes de chips permanecem em 7nm ou migram para 5nm, 3nm ou para um novo meio nó? O 7nm fornece desempenho suficiente para a maioria dos aplicativos, e é por isso que será um nó de longa duração. Além de 7nm, existem várias opções de alto desempenho na mesa, todas com custos mais altos. E resta saber se essas novas tecnologias aparecerão no prazo.
Figura 1: Transistores planares vs finFETs vs nanosheet FET. Fonte: Samsung
Desdobramento da fundição
Um chip consiste em uma infinidade de transistores, que servem como um interruptor em um dispositivo. Durante décadas, a indústria de circuitos integrados seguiu o ritmo da Lei de Moore, o axioma que afirma que a densidade dos transistores em um dispositivo dobraria a cada 18 a 24 meses.
Então, nesse ritmo, os fabricantes de chips introduziram uma nova tecnologia de processo com mais densidade de transistor, permitindo que a indústria reduzisse o custo por transistor. Em cada nó, os fabricantes de chips escalaram as especificações dos transistores em 0,7X, permitindo que a indústria fornecesse um aumento de desempenho de 40% para a mesma quantidade de energia e uma redução de 50% na área.
Seguindo essa fórmula, o setor de IC prosperou. A partir da década de 1980, por exemplo, ele abriu o caminho para PCs mais rápidos a preços mais baixos.
Em 2001, havia mais de 18 fabricantes de chips com fábricas que podiam processar chips de 130nm, que era o processo de ponta na época, de acordo com o IBS. Naquela época, havia também vários fornecedores emergentes de fundição que produziam chips para outros em nós principalmente maduros em fábricas antigas. As fundições também fabricavam chips para casas de design fabless.
No final dessa década, os custos de fabricação e de processo aumentaram. Incapaz de arcar com os custos, muitos fabricantes de chips mudaram-se para um modelo “fab lite”. Em outras palavras, eles produziram alguns chips em suas próprias fábricas, enquanto terceirizavam algumas produções para as fundições.
Com o tempo, poucos fabricantes de chips produziram dispositivos de ponta em suas próprias fábricas. Alguns ficaram sem fabless ou saíram do negócio.
No entanto, o modelo de fundição decolou a partir dos anos 2000. As fundições estavam por trás da Intel e de outras em tecnologia, mas ainda davam às casas de design acesso a vários processos.
A próxima grande mudança ocorreu em 20nm, quando os transistores planares tradicionais atingiram a parede e encontraram efeitos de canal curto. Em resposta, a Intel mudou-se em 2011 para uma tecnologia de transistores da próxima geração chamada finFETs em 22 nm. As fundições mudaram para finFETs a 16nm / 14nm.
FinFETs tem várias vantagens sobre os transistores planares. “Neste esquema, todo o transistor é esticado na direção vertical, de modo que o canal é levantado para fora do substrato e o portão envolve os três lados da aleta. A maior área de contato do portão em uma determinada área de apoio 2D permite um melhor controle da corrente de fuga ”, de acordo com Matt Cogorno e Toshihiko Miyashita da Applied Materials em um blog. Cogorno é diretor de gerenciamento global de produtos, enquanto Miyashita é um membro sênior da equipe técnica.
Os FinFETs também são dispositivos mais complexos, que são difíceis de fabricar e dimensionar em cada nó. Como resultado, os custos de P & D do processo dispararam. Então, agora, a cadência de um nó totalmente dimensionado se estendeu de 18 meses a 2,5 anos ou mais.
Os custos de projeto de IC também continuam a subir. O custo para projetar um dispositivo planar de 28 nm varia de US $ 10 milhões a US $ 35 milhões, segundo a Gartner. Em comparação, o custo para projetar um sistema-em-um chip (SoC) de 7nm varia de US $ 120 milhões a US $ 420 milhões, de acordo com o Gartner.
“Os custos de projeto variam muito pela complexidade do SoC”, disse Samuel Wang, analista do Gartner. “Cerca de dois terços envolvem design de chips de hardware. O restante do custo inclui desenvolvimento de software, custos de máscara e melhoria de rendimento. Os custos de design também diminuem com o tempo. ”
No entanto, as tendências de custo alteraram o cenário do IC. Com o tempo, menos empresas de IC poderiam arcar com os custos de projeto nos nós mais avançados. Muitas dessas empresas agora dependem de fundições para suas necessidades de produção.
Menos clientes, juntamente com os crescentes custos de fabricação, afetaram o cenário de fundição de ponta. Por exemplo, existem cinco fabricantes de chips / fundições no mercado de 16nm / 14nm - GlobalFoundries, Intel, Samsung, TSMC e UMC. A SMIC também está trabalhando em finFETs de 14nm.
Mas às 7nm, houve outra mudança. Os custos de processo e fabricação continuaram a aumentar, mas o retorno sobre o investimento foi questionável. Como resultado, a GlobalFoundries e a UMC suspenderam no ano passado seus respectivos processos de 7nm. Ambas as empresas ainda estão ativas no mercado de 16nm / 14nm.
A partir de agora, a Samsung e a TSMC estão se movendo a toda velocidade a 7nm e além. E depois de repetidos atrasos, a Intel planeja enviar 10nm até meados de 2019, com 7nm programados para 2021. A SMIC, enquanto isso, não anunciou um prazo.
Mas nem todos os clientes de fundição precisam de nós avançados. Ainda há um mercado próspero para 28nm e acima. "Depende da oferta de produtos", disse Wang, da Gartner. “Alguns produtos exigem o melhor desempenho. Os designers ainda podem usar nós herdados. Designs com processos não exigentes podem viver com os nós N-1 e N-2 ”.
Outros concordam. “Do ponto de vista econômico, quantas empresas podem comprar silício hoje? Esse número está diminuindo. Para os mercados de muito alto desempenho, sempre haverá essa necessidade. Mas na cadeia de suprimentos, do ponto de vista do volume, o abismo está se abrindo no meio. A liderança precisa de 7, 5 e talvez 3nm algum dia. Mas todos os outros desaceleraram um pouco ”, disse Walter Ng, vice-presidente de gerenciamento de negócios da UMC.
Ainda assim, há uma necessidade de chips de ponta em aplicativos selecionados, como servidores e smartphones. Então, uma infinidade de novas startups de chips de AI estão surgindo. Muitos estão projetando chips para aprendizado de máquina e aprendizado profundo.
“Não há dúvida de que ser capaz de calcular 10x mais rápido do que agora será comercialmente útil e competitivo, mesmo para mercados não técnicos. Todas as realizações únicas da aprendizagem profunda são evidências disso. Não há praticamente nenhum fim à vista para a demanda por mais poder de computação ”, disse Aki Fujimura, executivo-chefe da D2S.
"A necessidade de poder computacional passou por vários grandes turnos, primeiro com GPUs e, mais recentemente, com aprendizado profundo", disse Fujimura. “O aprendizado profundo é uma tecnologia massiva de correspondência de padrões, onde o treinamento de redes neurais é um problema de otimização iterativo. Agora que o mundo descobriu um mecanismo para lidar com enormes quantidades de dados e transformá-las em informações úteis na forma de um programa de inferência, a quantidade de computação necessária é dimensionada com a quantidade de dados disponíveis. Como os dados disponíveis para todos os domínios de problemas estão aumentando geometricamente, é virtualmente garantido que a capacidade de computação necessária aumentará substancialmente apenas para lidar com as cargas de aprendizado profundo ”.
Se os chips de AI exigem 5nm ou mais, os processos permanecem incertos, mas certamente há necessidade de mais poder computacional. Ainda assim, não está ficando mais fácil ou mais barato migrar para esses nós.
5nm vs 3nm
Enquanto isso, a TSMC atingiu um marco importante no início de 2018, quando se tornou o primeiro fornecedor do mundo a enviar 7nm. Mais tarde, a Samsung entrou na corrida de 7nm. Geralmente, com base nos finFETs, um processo de fundição de 7nm consiste em um pitch de 56nm a 57nm e um pitch de metal de 40nm, de acordo com IC Knowledge e TEL.
Em sua primeira versão de 7nm, a TSMC usou litografia de imersão de 193 nm e padrões múltiplos. Ainda este ano, a TSMC enviará uma nova versão de 7nm usando litografia ultravioleta extrema (EUV). O EUV simplifica as etapas do processo, mas é uma tecnologia cara com seu próprio conjunto de desafios.
Agora, a TSMC está preparando seu novo processo de 5nm para o primeiro semestre de 2020. A tecnologia 5nm da TSMC é 15% mais rápida, com 30% a menos de energia que 7nm. Uma segunda versão de 5nm, prevista para o próximo ano, é 7% mais rápida. Ambas as versões também usarão EUV.
A TSMC está ganhando alguma tração por 5nm. “A Apple, a HiSilicon e a Qualcomm deverão estar em volume alto em 5 nm em 2020”, disse Handel Jones, executivo-chefe da International Business Strategies (IBS). “O volume de wafer será de 40.000 a 60.000 wafers por mês até o quarto trimestre de 2020.”
A taxa de adoção de 5 nm da TSMC é inferior a 7 nm. Por um lado, 5nm é um processo completamente novo com ferramentas atualizadas do EDA e IP. Além disso, custa mais. Geralmente, o custo para projetar um dispositivo de 5nm varia de US $ 210 milhões a US $ 680 milhões, segundo a Gartner.
Alguns fabricantes de chips querem um caminho de migração de 7nm sem o alto custo de 5nm. Então, a TSMC introduziu recentemente uma nova opção de meio nó chamada 6nm, que é uma opção de baixo custo com algumas compensações.
"Os números N6 e N5 parecem muito próximos, mas ainda têm uma grande lacuna", disse CC Wei, presidente-executivo da TSMC, em recente teleconferência. “Para o N5 comparado com o N7, a densidade lógica aumentou em 80%. N6 comparado com N7 é apenas 18%. Então você pode ver que há uma grande diferença na densidade lógica e no desempenho do transistor. E assim, como resultado, o consumo total de energia no chip é menor no N5. Há muitos benefícios se você se mudar para o N5. Mas, no entanto, o N5 é um nó completo e leva tempo para o cliente projetar seus novos produtos. A beleza do N6 é que se eles já foram projetados no N7, eles gastam um esforço mínimo. Eles podem entrar no N6 e ganhar algum benefício. Dependendo das características do produto e do mercado, os clientes decidirão a que ir. ”
Enquanto isso, a Samsung lançou recentemente 5nm, que deve sair no primeiro semestre de 2020. Em comparação com 7nm, a tecnologia finFET de 5nm da Samsung fornece um aumento de até 25% na área lógica com 20% menos energia ou 10% maior desempenho.
A Samsung também introduziu um novo meio nó de 6nm, dando aos clientes outra opção. "O 6nm tem o benefício de escalabilidade de 7nm e o IP pode ser reutilizado", disse Ryan Lee, vice-presidente de marketing para os negócios de fundição da Samsung. Em seguida, em seu roteiro, a Samsung também está desenvolvendo um processo finFET de 4nm. Até agora, há pouca informação pública sobre essa tecnologia.
Após 5nm, o próximo nó completo é 3nm. Mas 3nm não é para a finta do coração. O custo para projetar um dispositivo de 3 nm varia de US $ 500 milhões a US $ 1,5 bilhão, segundo a IBS. Os custos de desenvolvimento de processos variam de US $ 4 bilhões a US $ 5 bilhões, enquanto um fab movimenta de US $ 15 bilhões a US $ 20 bilhões, segundo o IBS. "Espera-se que os custos do transistor a 3nm sejam 20% a 25% maiores do que em 5nm, com base no mesmo nível de maturidade", disse Jones, da IBS. “Espere um desempenho 15% maior e com um consumo de energia 25% menor comparado aos finFETs de 5nm.”
A Samsung é a única empresa que anunciou seus planos de 3nm até o momento. Para esse nó, a fundição passará para uma nova tecnologia de gate-all-around chamada nanosheet. A TSMC ainda não divulgou seus planos, deixando alguns acreditar que está por trás da curva. "A 3nm, a Samsung tem uma alta probabilidade de produção inicial de alto volume em 2021", disse Jones. “A TSMC está acelerando o desenvolvimento para tentar fechar a lacuna com a Samsung.”
Na 3nm, a TSMC está analisando FETs de nanosheet, bem como finFETs com materiais de alta mobilidade nos canais, a saber, germânio. Os dispositivos finFET de hoje usam silício ou silício-germânio (SiGe) no canal. Uma mistura maior de germânio pode ser usada para aumentar a mobilidade do canal, que se refere à rapidez com que os elétrons podem se mover através de um dispositivo. Controlar os defeitos é o desafio aqui.
Estendendo o finFET faz sentido. Um finFET de 3nm fornece um caminho de migração dos finFETs de 5nm atuais. Mas existem alguns desafios também. Em teoria, o finFET atinge seu limite quando a largura da aleta atinge 5nm, o que é próximo de onde está hoje. "Hoje, estamos usando duas aletas para NMOS e duas aletas para PMOS em uma célula padrão", disse Horiguchi, da Imec. “Em um aspecto importante de 3nm, precisamos ir para uma arquitetura de aleta única em termos de um design de célula padrão. A barbatana única deve ter dirigibilidade suficiente. Para estender o finFET para N3, precisamos de uma técnica especial para melhorar a potência das aletas únicas e / ou reduzir os parasitas de backend. ”
Além de um finFET de alta mobilidade, a próxima opção na tabela é o gate-all-around. Em 2017, a Samsung introduziu o chamado Multi Bridge Channel FET (MBCFET) para 3nm. MBCFET é um FET de nanosheet. O primeiro MBCFET da Samsung entrará em produção de risco em 2020.
Nanosheets têm algumas vantagens sobre os finFETs. Em finFETs, o portão é enrolado em três lados de uma barbatana. Em nanosheets, o portão está em quatro lados da aleta, permitindo maior controle da corrente.
Comparado com 5nm, o FET nanosheet da Samsung fornece um aumento de até 45% na eficiência da área lógica com um consumo de energia 50% menor ou um desempenho 35% maior. “A estrutura do finFET tem algum limite em termos de escalabilidade, porque a tensão de alimentação não pode ser reduzida abaixo de 0,75. Fizemos uma inovação usando essa estrutura de nanosheet para reduzir a tensão de alimentação abaixo de 0,7 volts ”, disse Lee, da Samsung.
Existem vários tipos de tecnologias de gate-around, incluindo FETs de nanosheet e FETs de nanofios. Gate-all-around em si é um passo evolutivo do finFET. No gate-all-around, um finFET é colocado de lado e é então dividido em peças horizontais separadas. Cada peça separada compõe os canais. Um material de portão envolve em torno de cada folha.
Em comparação com o FET de nanofios, o FET de nanosheet tem um canal mais amplo, o que se traduz em mais desempenho e corrente de acionamento. "A nanosheet tem uma largura efetiva maior", disse Horiguchi, da Imec. “O nanofio é muito bom para a eletrostática. Mas a seção transversal é bem pequena. Isso não trará uma vantagem para a largura efetiva do canal. ”
Existem vários desafios com as arquiteturas gate-all-around. Geralmente, eles fornecem apenas um modesto aumento de escala sobre os finFETs de 5nm. E fazer a tecnologia gate-all-around na fab é um desafio.
"Quando você inicia a próxima geração de gate-all-around a 3nm e abaixo, isso é outra ordem de magnitude em complexidade", disse Richard Gottscho, vice-presidente executivo e CTO da Lam Research. “No começo, parece uma modificação de um finFET. Mas os requisitos estão ficando mais rigorosos e a complexidade dessa arquitetura de gate-around é significativamente maior que o finFET. ”
No fluxo do processo nanosheet, o primeiro passo é depositar camadas finas e alternadas de SiGe e silício em um substrato. “Neste caso, você tem silício, germânio de silício e pilha de silício. Chamamos isso de superrede ”, disse Namsung Kim, diretor sênior de gerenciamento de engenharia da Applied Materials, em uma entrevista recente. "Como temos conteúdo de germânio, precisamos ter uma boa camada de revestimento".
No mínimo, uma pilha consistiria em três camadas de SiGe e três camadas de silício. Em seguida, você padroniza estruturas minúsculas semelhantes a uma folha na pilha. Em seguida, forma-se uma estrutura de isolamento de valas rasas, seguida do desenvolvimento de espaçadores internos.
Em seguida, as camadas de SiGe são removidas na estrutura de super-rede, deixando as camadas de silício com um espaço entre elas. Cada camada de silício forma a base de uma folha ou canal no dispositivo. O próximo passo é depositar um material de alta k para o portão.
A indústria tem trabalhado em gate-around por anos, mas ainda há alguns desafios. "Um dos principais desafios é a capacitação parasitária", disse Kim. “Se você me perguntar quais são os principais desafios da tecnologia gate-all-around, existem dois. Um é o inter-espaçador e depois o isolamento inferior ”.
Qual é o próximo?
Então, até que ponto os gate-all-around ou nanosheets serão estendidos? “A nanosheet pode estender provavelmente dois ou três nós. Uma fundição pode introduzir uma nanosheet em N3. A próxima geração provavelmente é certa. Depois disso, talvez tenhamos que alterar a integração ou arquitetura da nanosheet. Mas ainda é uma arquitetura de nanosheet ”, disse Horiguchi, da Imec.
Em P & D, a indústria está trabalhando em maneiras de melhorar gate-all-around e finFETs em nós avançados. Neste ponto, os dispositivos gate-all-around fornecem apenas um modesto aumento de escala sobre os finFETs. Por exemplo, a nanosheet anterior da Imec tinha um pitch de 42nm e um pitch de metal de 21nm. Em comparação, um finFET de 5nm pode ter um passo de porta de 48nm com um passo de metal de 28nm.
No laboratório, a Imec demonstrou a escalabilidade de um dispositivo gate-all-around tipo-p double-stack com germânio no canal. Usando um esquema sem extensão, a Imec desenvolveu um nanofio com um comprimento de porta de cerca de 25nm. Isso também pode ser ajustado para uma nanosheet. Como na versão anterior, as dimensões do fio são 9nm.
O germânio poderia desempenhar um papel para estender o finFET além de 5 nm. A Imec demonstrou Ge nFinFETs com uma alta confiabilidade Gmsat / SSsat e PBTI. Isso foi feito melhorando o processo high-k da porta de substituição.
Ainda para ser visto, no entanto, é se a tecnologia finFET se estenderá a 3nm. Também não está claro se os nanosheets aparecerão no prazo. De fato, há muitas incógnitas e incertezas na paisagem em mudança e nenhum cronograma firme para quando haverá mais clareza.
Saiu suposto teste nesse site
https://elchapuzasinformatico.com/2019/06/amd-ryzen-5-3600-x470-review/
tiveram problema de latência muito alta da RAM ,se não foi fake eles podem estar utilizando o método de clock 2/1, já to até vendo a discussão e as treta que vai dar nos testes de galera não aplicando metodologia correta , no geral teve realmente um ganho expressivo em todos os cenários , ficou varias vezes a frente do 2700x e chegou muito perto do 9900k em jogos mesmo utilizando games que rodam muito mau em AMD .
https://elchapuzasinformatico.com/2019/06/amd-ryzen-5-3600-x470-review/
tiveram problema de latência muito alta da RAM ,se não foi fake eles podem estar utilizando o método de clock 2/1, já to até vendo a discussão e as treta que vai dar nos testes de galera não aplicando metodologia correta , no geral teve realmente um ganho expressivo em todos os cenários , ficou varias vezes a frente do 2700x e chegou muito perto do 9900k em jogos mesmo utilizando games que rodam muito mau em AMD .
Última edição:
Nos últimos anos ele sempre tiveram acesso à produtos da AMD antecipadamente. Soltaram reviews antecipados anteriormente também. Provavelmente tem acesso à alguma loja que já recebeu os Ryzen.
Sobre os testes, eu acredito que o problema tenha aparecido mais por problemas de BIOS do que o clock do IF, já que esse clock só seria cortado pela metade parte de 3733Mhz na RAM. Como eles citaram no review, nao conseguiram fazer overclock, pois a BIOS travava toda vez que mexiam no multiplicador. NA mesma placa com o 2700X tiveram rendimento das latencias dentro do esperado..
pois é mesmo com a latencia e a escrita de memoria literalmente cagada o processador rendeu muito bem.
Me deixa realmente feliz o que essa geração da AMD tá fazendo, um mid range chegando a brigar com um top de linha por metade do preço é fantástico, o mais impressionante é que a Intel não tem como responder em curto prazo... Não vejo a hora de botar as mãos em um 3900x
Poisé... e é o 3600 de U$200...
O pessoal desse site é meio barriga verde mesmo. Eles conseguiram o filão de ter acesso antecipado, mas deu pra ver que nao são muito especialistas nisso. Foda que deu tempo deles melhorarem.
Achei que faltaram alguns detalhes no review, como informações de config dos games, podiam ter colocado umas fotos da BIOS.
MAs o 3600 pegou o 9700K nos jogos ali.
Pois é 3600 que é um processador que concorre com i5 entregando performance superior a 8700k , esse cpu se subir legal em over deve igualar em jogos o 9900k , nesse teste ficou claro a evolução , mesmo com essa latência estranha da memoria ficou muito próximo em games , mesmo testando em games que sabemos que rendimento em AMD é ruim.
Pelo que entendi mesmo com acesso antecipado algumas informações estão restritas ainda como fotos do produtos e dados do CPU, fora o problema de bios que estão sofrendo.
Esse 3600 se subir bem no over com cooler bom, tem tudo pra enterrar de vez os coffee lake. Será? 
Esperar os reviewers sérios no youtube, comparação lado a lado e no tiroteio pesado multiplayer. Esses reviews que só rodam o aplicativo de benchmark interno pra mim é o mesmo que nada.
E caralho, chegando 2020 e continuam usando o joguinho mais ponto fora da curva atualmente (FC5) como fonte de benchmark, takeopariu
Esperar os reviewers sérios no youtube, comparação lado a lado e no tiroteio pesado multiplayer. Esses reviews que só rodam o aplicativo de benchmark interno pra mim é o mesmo que nada.
E caralho, chegando 2020 e continuam usando o joguinho mais ponto fora da curva atualmente (FC5) como fonte de benchmark, takeopariu
isso dai nunca tem solução , sempre vao jogar pra um lado , teste serio tem que ser feito com no minio 10 games , variando games single player com jogos multi , de preferencia jogos que funcionem direito diferente dos games da ubisoft .Esse 3600 se subir bem no over com cooler bom, tem tudo pra enterrar de vez os coffee lake. Será?
Esperar os reviewers sérios no youtube, comparação lado a lado e no tiroteio pesado multiplayer. Esses reviews que só rodam o aplicativo de benchmark interno pra mim é o mesmo que nada.
E caralho, chegando 2020 e continuam usando o joguinho mais ponto fora da curva atualmente (FC5) como fonte de benchmark, takeopariu
Tenho pra mim que vc verá FC5 em todos os reviews, sem tirar nenhum. Assim como GTAV em grande maioria deles