Vale adicionar ao DDR5 o fato de que cada módulo dele funciona como se fosse um dual-channel, além de outras mudanças na forma de funcionar, não é apenas mais frequência e menos consumo não 
Fiz um comentário sobre as vantagens do DDR5 no portal do Adrenaline tem uns meses, então deixa eu trazer para cá:
adrenaline.com.br
Pessoal olha logo a frequência, timming e VDD, mas esquece de olhar outros pontos interessantes que o DDR5 trará frente ao DDR4: Todo mundo está cansado de saber que de um padrão DDR para o outro aumenta-se o primeiro e o segundo acompanha, enquanto que o terceiro diminui, mas dessa vez temos novidades.
- Redução no VPP. Com a grande redução de tensão VDD no DDR4 a JEDEC precisou acrescentar um VRM extra na especificação, que fornece até 2.5V à memória para ela acessar as linhas (da matriz). No DDR5 esse valor é 28% menor (1.8V);
- Aumento da largura de burst (BC4/BL8 -> BC8/BL16). Isso aconteceu quando fomos do DDR2 para o DDR3, logo o mesmo salto se dará no DDR5 e permitirá o dobro de dados requisitados/fornecidos por vez. É importante frisar que, com essa nova largura, um burst acessará 64Bytes de dados, que é o mesmo tamanho de acesso das cache do CPU, aumentando assim a eficiência da operação;
- Aumento do prefetch (8n -> 16n). A mesma lógica do burst, aumenta-se a eficiência permitindo a pré-alocação do dobro de dados de uma só vez, impactando também na redução do clock interno (dobro de prefetch no mesmo clock ou mesmo prefetch na metade do clock);
- Mudança no arranjo de canais (1x64bit por canal -> 2x32bit por canal). Esse talvez é a maior diferença desde o DDR1, pois ao invés de cada módulo se comunicar como 64bits single-channel (precisando de dois para fazer dual-channel), cada módulo DDR5 se comunica como 64bits dual-channel... como assim? O módulo DDR5 será dividido em dois lados (Esq/Dir) e cada lado corresponderá a um canal 32bits. Na teoria isso dá no mesmo (1x64 == 2x32), mas na prática isso permite uma vazão de dados 36% maior numa mesma frequência, além de uma granularidade maior na manipulação desses dados, permitindo assim ganhos ainda maiores com acesso múltiplo à memória (iGPU, por exemplo);
- Refresh assimétrico (Same Bank Refresh). As memórias DRAM precisam fazer refresh de tempo em tempo para limpar o lixo e armazenar novos dados, mas para fazer isso até hoje o CPU precisava ficar esperando todos os bancos de memória fazerem isso ao mesmo tempo, e só depois escrever algo. Agora no DDR5 apenas o banco que necessite de refresh fará isso, todos os demais ficarão acessíveis para leitura, escrita ou refresh independentes um do outro;
- Regulador de tensão no módulo (PMIC). Permitirá um gerenciamento melhor de energia, onde o módulo recebe 12V da placa-mãe e o PMIC cuida de distribuir os 1.1V para os chips e RCD (driver registrador de clock) e 1.8V para o VPP. Na prática isso permitirá um melhor gerenciamento de ruído, aquecimento e consumo de cada módulo de forma independente;
- CRC de dupla-via (apenas na escrita -> na escrita e leitura). Garante maior segurança e proteção no dado lido, facilitando a vida do RAS (Reliability, Availability and Serviceability).
Por fim, os números que informei no arranjo de canais pode parecer diferentes do exibido em outros sites, mas é que eu não acrescentei o valor do ECC na conta, para facilitar o entendimento, mas caso queiram saber com ele são 80bits por DIMM, ou 32+8 bits por canal, o que dá 16bit de ECC por DIMM (no DDR4 são 72bits por DIMM, ou 64+8 bits por canal). Ah, o timming vai subir mas não se preocupem, no geral o tempo de acesso será praticamente o mesmo do DDR4 no seu início de vida e melhorará com o tempo (DDR4 2666 @ CL15 = 11.3ns; DDR5 4400 @ CL22 = 10ns).
Links úteis para auxiliar no entendimento (em inglês):
www.rambus.com
www.micron.com
Fiz um comentário sobre as vantagens do DDR5 no portal do Adrenaline tem uns meses, então deixa eu trazer para cá:
SK Hynix fala do avanço de suas memórias DDR5 - transferência de até 8400 Mbps
Nova geração dos módulos vai contar também com suporte a ECC em todos os dies
adrenaline.com.br
Pessoal olha logo a frequência, timming e VDD, mas esquece de olhar outros pontos interessantes que o DDR5 trará frente ao DDR4: Todo mundo está cansado de saber que de um padrão DDR para o outro aumenta-se o primeiro e o segundo acompanha, enquanto que o terceiro diminui, mas dessa vez temos novidades.
- Redução no VPP. Com a grande redução de tensão VDD no DDR4 a JEDEC precisou acrescentar um VRM extra na especificação, que fornece até 2.5V à memória para ela acessar as linhas (da matriz). No DDR5 esse valor é 28% menor (1.8V);
- Aumento da largura de burst (BC4/BL8 -> BC8/BL16). Isso aconteceu quando fomos do DDR2 para o DDR3, logo o mesmo salto se dará no DDR5 e permitirá o dobro de dados requisitados/fornecidos por vez. É importante frisar que, com essa nova largura, um burst acessará 64Bytes de dados, que é o mesmo tamanho de acesso das cache do CPU, aumentando assim a eficiência da operação;
- Aumento do prefetch (8n -> 16n). A mesma lógica do burst, aumenta-se a eficiência permitindo a pré-alocação do dobro de dados de uma só vez, impactando também na redução do clock interno (dobro de prefetch no mesmo clock ou mesmo prefetch na metade do clock);
- Mudança no arranjo de canais (1x64bit por canal -> 2x32bit por canal). Esse talvez é a maior diferença desde o DDR1, pois ao invés de cada módulo se comunicar como 64bits single-channel (precisando de dois para fazer dual-channel), cada módulo DDR5 se comunica como 64bits dual-channel... como assim? O módulo DDR5 será dividido em dois lados (Esq/Dir) e cada lado corresponderá a um canal 32bits. Na teoria isso dá no mesmo (1x64 == 2x32), mas na prática isso permite uma vazão de dados 36% maior numa mesma frequência, além de uma granularidade maior na manipulação desses dados, permitindo assim ganhos ainda maiores com acesso múltiplo à memória (iGPU, por exemplo);
- Refresh assimétrico (Same Bank Refresh). As memórias DRAM precisam fazer refresh de tempo em tempo para limpar o lixo e armazenar novos dados, mas para fazer isso até hoje o CPU precisava ficar esperando todos os bancos de memória fazerem isso ao mesmo tempo, e só depois escrever algo. Agora no DDR5 apenas o banco que necessite de refresh fará isso, todos os demais ficarão acessíveis para leitura, escrita ou refresh independentes um do outro;
- Regulador de tensão no módulo (PMIC). Permitirá um gerenciamento melhor de energia, onde o módulo recebe 12V da placa-mãe e o PMIC cuida de distribuir os 1.1V para os chips e RCD (driver registrador de clock) e 1.8V para o VPP. Na prática isso permitirá um melhor gerenciamento de ruído, aquecimento e consumo de cada módulo de forma independente;
- CRC de dupla-via (apenas na escrita -> na escrita e leitura). Garante maior segurança e proteção no dado lido, facilitando a vida do RAS (Reliability, Availability and Serviceability).
Por fim, os números que informei no arranjo de canais pode parecer diferentes do exibido em outros sites, mas é que eu não acrescentei o valor do ECC na conta, para facilitar o entendimento, mas caso queiram saber com ele são 80bits por DIMM, ou 32+8 bits por canal, o que dá 16bit de ECC por DIMM (no DDR4 são 72bits por DIMM, ou 64+8 bits por canal). Ah, o timming vai subir mas não se preocupem, no geral o tempo de acesso será praticamente o mesmo do DDR4 no seu início de vida e melhorará com o tempo (DDR4 2666 @ CL15 = 11.3ns; DDR5 4400 @ CL22 = 10ns).
Links úteis para auxiliar no entendimento (em inglês):
DDR5 vs DDR4 DRAM - All the Advantages & Design Challenges
Last updated on: February 1, 2023 On July 14th, 2021, JEDEC announced the publication of the JESD79-5 DDR5 SDRAM standard signaling the industry
www.rambus.com
DDR5 SDRAM
Discover the next generation of DDR5 RAM — ideal for enterprise, client, or data center applications. Improve performance, efficiency and stability today.
www.micron.com
