[TÓPICO DEDICADO] Intel Comet / Rocket / Alder / Raptor Lake

Começaram a aparecer novas placas pra Geração 11, agora que já comprei a minha B560 TUF 😒
 

IBM revela a primeira tecnologia de chip de 2 nm do mundo​

mundo, abrindo uma nova fronteira para semicondutores​

Novo marco de chip para impulsionar grandes saltos em desempenho e eficiência energética







ALBANY, NY, 6 de maio de 2021 - A IBM (NYSE: IBM) revelou hoje uma inovação em design e processo de semicondutores com o desenvolvimento do primeiro chip do mundo anunciado com tecnologia de nano folha de 2 nanômetros (nm). Os semicondutores desempenham papéis essenciais em tudo, desde computação, aparelhos, dispositivos de comunicação, sistemas de transporte e infraestrutura crítica.

A demanda por maior desempenho do chip e eficiência energética continua a crescer, especialmente na era da nuvem híbrida, IA e Internet das Coisas. A nova tecnologia de chip de 2 nm da IBM ajuda a avançar o estado da arte na indústria de semicondutores, atendendo a essa demanda crescente. Ele foi projetado para atingir um desempenho 45% maior ou um consumo de energia 75% menor do que os atuais chips de nó de 7 nm.

Os benefícios potenciais desses chips avançados de 2 nm podem incluir:

  • Quadruplicando a vida da bateria do telefone celular , exigindo apenas que os usuários carreguem seus dispositivos a cada quatro dias ii .
  • Reduzindo a pegada de carbono dos data centers, que respondem por um por cento do uso global de energia iii . Mudar todos os seus servidores para processadores baseados em 2 nm pode potencialmente reduzir esse número significativamente.
  • Acelerando drasticamente as funções de um laptop, que vão desde o processamento mais rápido em aplicativos, para auxiliar na tradução de idiomas com mais facilidade, até acesso mais rápido à internet.
  • Contribuindo para detecção de objetos e tempo de reação mais rápidos em veículos autônomos, como carros autônomos.
“A inovação da IBM refletida neste novo chip de 2 nm é essencial para toda a indústria de semicondutores e TI”, disse Darío Gil, vice-presidente sênior e diretor de pesquisa da IBM. “É o produto da abordagem da IBM de enfrentar desafios de alta tecnologia e uma demonstração de como as inovações podem resultar de investimentos sustentados e uma abordagem colaborativa de ecossistema de P&D.”

IBM na vanguarda da inovação em semicondutores
Esta última descoberta se baseia em décadas de liderança da IBM em inovação em semicondutores. Os esforços de desenvolvimento de semicondutores da empresa são baseados em seu laboratório de pesquisa localizado no Complexo Albany Nanotech em Albany, NY ,
onde os cientistas da IBM trabalham em estreita colaboração com parceiros do setor público e privado para expandir os limites do dimensionamento lógico e das capacidades de semicondutores.
Essa abordagem colaborativa para a inovação torna o IBM Research Albany um ecossistema líder mundial para pesquisa de semicondutores e cria um forte canal de inovação, ajudando a atender às demandas de fabricação e acelerar o crescimento da indústria global de chips.
O legado da IBM de inovações em semicondutores também inclui a primeira implementação de tecnologias de processo de 7 nm e 5 nm, DRAM de célula única, as Leis de Escala de Dennard, fotoresistentes amplificados quimicamente, fiação de interconexão de cobre, tecnologia de silício em isolador, microprocessadores de múltiplos núcleos, dielétricos de porta de alto k , DRAM incorporada e empilhamento de chips 3D. A primeira oferta comercializada da IBM, incluindo avanços IBM Research 7 nm, será lançada ainda este ano no IBM Power Systems baseado em IBM POWER10.

50 bilhões de transistores em um chip do tamanho de uma unha

Aumentar o número de transistores por chip pode torná-los menores, mais rápidos, mais confiáveis e mais eficientes. O design de 2 nm demonstra o dimensionamento avançado de semicondutores usando a tecnologia de nanosheet da IBM. Sua arquitetura é uma inovação no setor. Desenvolvido menos de quatro anos após a IBM ter anunciado seu marco de design de 5 nm, esta última inovação permitirá que o chip de 2 nm se encaixe em até 50 bilhões de transistores em um chip do tamanho de uma unha.
Mais transistores em um chip também significa que os designers de processador têm mais opções para infundir inovações no nível do núcleo para melhorar os recursos para cargas de trabalho de ponta, como IA e computação em nuvem, bem como novos caminhos para criptografia e segurança reforçada por hardware. A IBM já está implementando outros aprimoramentos inovadores de nível de núcleo nas últimas gerações de hardware IBM, como IBM POWER10 e IBM z15.

Nomes para nós / node​

Só para esclarecer aqui, enquanto o nó do processo está sendo chamado de '2 nanômetros', nada nas dimensões do transistor se assemelha à expectativa tradicional do que 2 nm poderia ser.
No passado, a dimensão costumava ser uma métrica equivalente para o tamanho do recurso 2D no chip, como 90nm, 65nm e 40nm. No entanto, com o advento do projeto de transistor 3D com FinFETs e outros, o nome do nó de processo é agora uma interpretação de um projeto de 'transistor 2D equivalente'.

Alguns dos recursos neste chip são provavelmente de um dígito baixo em nanômetros reais, como camadas de proteção contra vazamento de aletas de transistor, mas é importante notar a desconexão em como os nós de processo são nomeados atualmente. Freqüentemente, o argumento gira em torno da densidade do transistor como uma métrica mais precisa, e isso é algo que a IBM está compartilhando conosco.

Densidade do transistor​


O anúncio de hoje afirma que o desenvolvimento de 2 nm da IBM melhorará o desempenho em 45% com a mesma potência, ou 75% de energia com o mesmo desempenho, em comparação com os processadores modernos de 7 nm. A IBM faz questão de salientar que foi a primeira instituição de pesquisa a demonstrar 7nm em 2015 e 5nm em 2017, a última dos quais atualizou de FinFETs para tecnologias de nanosheet que permitem uma maior personalização das características de voltagem de transistores individuais.

A IBM afirma que a tecnologia pode encaixar '50 bilhões de transistores em um chip do tamanho de uma unha '. Entramos em contato com a IBM para pedir esclarecimentos sobre o tamanho de uma unha, visto que internamente estávamos chegando a números de 50 milímetros quadrados a 250 milímetros quadrados. A assessoria de imprensa da IBM afirmou que uma unha, neste contexto, tem 150 milímetros quadrados. Isso coloca a densidade de transistores da IBM em 333 milhões de transistores por milímetro quadrado (MTr / mm 2 ).

Para comparação:

p5eTZ37.png


Como você pode ver, diferentes fundições têm diferentes nomes oficiais com uma variedade de densidades. É importante notar que esses números de densidade são frequentemente listados como densidades de pico, para bibliotecas de transistores onde a área de matriz é a preocupação máxima, em vez de escala de frequência - muitas vezes, as partes mais rápidas de um processador têm metade da densidade desses números devido a problemas de energia e térmicos .

Com relação ao movimento para transistores Gate-All-Around / nanosheet, embora não explicitamente declarado pela IBM, as imagens mostram que este novo processador de 2 nm está usando um design GAA de três pilhas. A Samsung está introduzindo o GAA a 3nm, enquanto a TSMC espera até 2nm. Em contraste, acreditamos que a Intel irá introduzir alguma forma de GAA em seu processo de 5 nm.

O GAA de 3 pilhas da IBM usa uma altura de célula de 75 nm, uma largura de célula de 40 nm e as nanofolhas individuais têm 5 nm de altura, separadas umas das outras por 5 nm. O poli pitch do portão é de 44 nm e o comprimento do portão é de 12 nm. A IBM diz que seu projeto é o primeiro a usar canais de isolamento dielétrico inferior, que permite o comprimento de porta de 12 nm, e que seus espaçadores internos são um projeto de processo seco de segunda geração que ajuda a habilitar o desenvolvimento de nanofolhas. Isso é complementado pelo primeiro uso de padronização EUV nas partes FEOL do processo, permitindo EUV em todos os estágios do projeto para camadas críticas.

S1.png


Os usuários podem estar se perguntando por que ouvimos que a IBM é a primeira com um chip de 2 nm. A IBM é um dos principais centros de pesquisa do mundo em tecnologia de semicondutores do futuro e, apesar de não ter uma oferta de fundição própria, a IBM desenvolve IP em colaboração com terceiros para suas instalações de manufatura. A IBM vendeu sua fabricação para a GlobalFoundries com um compromisso de parceria de 10 anos em 2014, e a IBM também trabalha atualmente com a Samsung e recentemente anunciou uma parceria com a Intel. Sem dúvida, os dois últimos farão parceria com a IBM em algum nível em torno desse novo desenvolvimento para sua viabilidade em sua própria cadeia de produção.

Nenhum detalhe sobre o chip de teste de 2 nm foi fornecido, embora neste estágio seja provável que seja um veículo de teste SRAM simplificado com um pouco de lógica. As imagens de wafer de 12 polegadas mostram uma variedade de difrações de luz diferentes, o que provavelmente aponta para uma variedade de casos de teste para afirmar a viabilidade da tecnologia. A IBM afirma que o design do teste usa um esquema multi-Vt para demonstrações de aplicativos de alto desempenho e alta eficiência.

IBM%20Research%202%20nm%20Wafer%20Close%20up_575px.jpg

Wafer de perto

O chip foi projetado e fabricado nas instalações de pesquisa da IBM em Albany, que possui uma sala limpa de 100.000 pés quadrados. O objetivo desse recurso é desenvolver o amplo portfólio de patentes e licenciamento da IBM para colaborações com parceiros.

Temos um conjunto de perguntas com especialistas da IBM aguardando resposta. Também agora temos um convite ativo para uma visita, se e quando pudermos viajar novamente.
 
Começaram a aparecer novas placas pra Geração 11, agora que já comprei a minha B560 TUF 😒

Vi que pessoal fala mal das VRM das B460 da ASRock, não sei se a B560 sofre do mesmo.

Mas você exercer o direito de arrependimento, devolver a placa e esperar o reembolso.
 
Última edição:
Quero saber também.....
--- Post duplo é unido automaticamente: ---

Apareceram essas 3 novas da ASrock no site da milgigas


E tem essa ATX pelo mesmo preço da TUF Micro

A dúvida ficou cruel agora.....
 
Última edição:


TL; DR:
Mais caro
+8 pistas PCIe no máximo
+2 portas USB
+ Suporte Raid
 
+8 pistas PCIe no máximo e Raid você tem como explicar isso melhor? Impacta de alguma forma no desempenho?

TL; DR:
Mais caro
+8 pistas PCIe no máximo
+2 portas USB
+ Suporte Raid
 
+8 pistas PCIe no máximo e Raid você tem como explicar isso melhor? Impacta de alguma forma no desempenho?

Pistas PCie são aquelas que usamos para conectar a GPU e outros dispositivos PCIe. Por exemplo, as GPUs usam 16 pistas.

mOx42.jpg


Ou seja, se a H570 tem mais pistas, significa que ela tem mais slots ou slots maiores de PCie, o que daria para ligar duas GPUs ou SSDs PCIe, etc.

Já Raid é o esquema de combinar discos, seja para tornar eles redundantes (se um falhar, o outro tem o backup) ou para unir os discos em um discozão (somando as capacidades).

dois-discos-rigidos-raid-0-ou-raid-1-pag-controlenet-hd-externo-preco-nao-e-tudo-ao-comprar.jpg
 
Entendi, obrigado.
--- Post duplo é unido automaticamente: ---

Pistas PCie são aquelas que usamos para conectar a GPU e outros dispositivos PCIe. Por exemplo, as GPUs usam 16 pistas.

mOx42.jpg


Ou seja, se a H570 tem mais pistas, significa que ela tem mais slots ou slots maiores de PCie, o que daria para ligar duas GPUs ou SSDs PCIe, etc.

Já Raid é o esquema de combinar discos, seja para tornar eles redundantes (se um falhar, o outro tem o backup) ou para unir os discos em um discozão (somando as capacidades).

dois-discos-rigidos-raid-0-ou-raid-1-pag-controlenet-hd-externo-preco-nao-e-tudo-ao-comprar.jpg
Vou pegar a B560 mesmo.
 

Diretor de receita da Intel: Temos silício, mas escassez de Wi-Fi, substratos e painéis



Holthaus afirma que, devido ao investimento da Intel nos últimos três anos para aumentar a produção de silício em suas tecnologias de processo de ponta, ela dobrou sua produção de silício e continua investindo nessa área de negócios. No entanto, a indústria aumentou em unidades de PC em 33% -50% nos últimos dois anos, e outros componentes do ecossistema auxiliar estão agora em falta, incluindo substratos como mencionado anteriormente, mas Holthaus também observa que os módulos Wi-Fi e os painéis de exibição são também parte dessa limitação do ecossistema. A empresa tem bastante silício esperando para ser embalado, aparentemente, mas os parceiros que procuram um conjunto completo de componentes para integração de máquinas complexas estão tendo dificuldade adicional,

IBM revela a primeira tecnologia de chip de 2 nm do mundo​

mundo, abrindo uma nova fronteira para semicondutores​

Novo marco de chip para impulsionar grandes saltos em desempenho e eficiência energética







ALBANY, NY, 6 de maio de 2021 - A IBM (NYSE: IBM) revelou hoje uma inovação em design e processo de semicondutores com o desenvolvimento do primeiro chip do mundo anunciado com tecnologia de nano folha de 2 nanômetros (nm). Os semicondutores desempenham papéis essenciais em tudo, desde computação, aparelhos, dispositivos de comunicação, sistemas de transporte e infraestrutura crítica.

A demanda por maior desempenho do chip e eficiência energética continua a crescer, especialmente na era da nuvem híbrida, IA e Internet das Coisas. A nova tecnologia de chip de 2 nm da IBM ajuda a avançar o estado da arte na indústria de semicondutores, atendendo a essa demanda crescente. Ele foi projetado para atingir um desempenho 45% maior ou um consumo de energia 75% menor do que os atuais chips de nó de 7 nm.

Os benefícios potenciais desses chips avançados de 2 nm podem incluir:

  • Quadruplicando a vida da bateria do telefone celular , exigindo apenas que os usuários carreguem seus dispositivos a cada quatro dias ii .
  • Reduzindo a pegada de carbono dos data centers, que respondem por um por cento do uso global de energia iii . Mudar todos os seus servidores para processadores baseados em 2 nm pode potencialmente reduzir esse número significativamente.
  • Acelerando drasticamente as funções de um laptop, que vão desde o processamento mais rápido em aplicativos, para auxiliar na tradução de idiomas com mais facilidade, até acesso mais rápido à internet.
  • Contribuindo para detecção de objetos e tempo de reação mais rápidos em veículos autônomos, como carros autônomos.
“A inovação da IBM refletida neste novo chip de 2 nm é essencial para toda a indústria de semicondutores e TI”, disse Darío Gil, vice-presidente sênior e diretor de pesquisa da IBM. “É o produto da abordagem da IBM de enfrentar desafios de alta tecnologia e uma demonstração de como as inovações podem resultar de investimentos sustentados e uma abordagem colaborativa de ecossistema de P&D.”

IBM na vanguarda da inovação em semicondutores
Esta última descoberta se baseia em décadas de liderança da IBM em inovação em semicondutores. Os esforços de desenvolvimento de semicondutores da empresa são baseados em seu laboratório de pesquisa localizado no Complexo Albany Nanotech em Albany, NY ,
onde os cientistas da IBM trabalham em estreita colaboração com parceiros do setor público e privado para expandir os limites do dimensionamento lógico e das capacidades de semicondutores.
Essa abordagem colaborativa para a inovação torna o IBM Research Albany um ecossistema líder mundial para pesquisa de semicondutores e cria um forte canal de inovação, ajudando a atender às demandas de fabricação e acelerar o crescimento da indústria global de chips.
O legado da IBM de inovações em semicondutores também inclui a primeira implementação de tecnologias de processo de 7 nm e 5 nm, DRAM de célula única, as Leis de Escala de Dennard, fotoresistentes amplificados quimicamente, fiação de interconexão de cobre, tecnologia de silício em isolador, microprocessadores de múltiplos núcleos, dielétricos de porta de alto k , DRAM incorporada e empilhamento de chips 3D. A primeira oferta comercializada da IBM, incluindo avanços IBM Research 7 nm, será lançada ainda este ano no IBM Power Systems baseado em IBM POWER10.

50 bilhões de transistores em um chip do tamanho de uma unha

Aumentar o número de transistores por chip pode torná-los menores, mais rápidos, mais confiáveis e mais eficientes. O design de 2 nm demonstra o dimensionamento avançado de semicondutores usando a tecnologia de nanosheet da IBM. Sua arquitetura é uma inovação no setor. Desenvolvido menos de quatro anos após a IBM ter anunciado seu marco de design de 5 nm, esta última inovação permitirá que o chip de 2 nm se encaixe em até 50 bilhões de transistores em um chip do tamanho de uma unha.
Mais transistores em um chip também significa que os designers de processador têm mais opções para infundir inovações no nível do núcleo para melhorar os recursos para cargas de trabalho de ponta, como IA e computação em nuvem, bem como novos caminhos para criptografia e segurança reforçada por hardware. A IBM já está implementando outros aprimoramentos inovadores de nível de núcleo nas últimas gerações de hardware IBM, como IBM POWER10 e IBM z15.

Nomes para nós / node​

Só para esclarecer aqui, enquanto o nó do processo está sendo chamado de '2 nanômetros', nada nas dimensões do transistor se assemelha à expectativa tradicional do que 2 nm poderia ser.
No passado, a dimensão costumava ser uma métrica equivalente para o tamanho do recurso 2D no chip, como 90nm, 65nm e 40nm. No entanto, com o advento do projeto de transistor 3D com FinFETs e outros, o nome do nó de processo é agora uma interpretação de um projeto de 'transistor 2D equivalente'.

Alguns dos recursos neste chip são provavelmente de um dígito baixo em nanômetros reais, como camadas de proteção contra vazamento de aletas de transistor, mas é importante notar a desconexão em como os nós de processo são nomeados atualmente. Freqüentemente, o argumento gira em torno da densidade do transistor como uma métrica mais precisa, e isso é algo que a IBM está compartilhando conosco.

Densidade do transistor​


O anúncio de hoje afirma que o desenvolvimento de 2 nm da IBM melhorará o desempenho em 45% com a mesma potência, ou 75% de energia com o mesmo desempenho, em comparação com os processadores modernos de 7 nm. A IBM faz questão de salientar que foi a primeira instituição de pesquisa a demonstrar 7nm em 2015 e 5nm em 2017, a última dos quais atualizou de FinFETs para tecnologias de nanosheet que permitem uma maior personalização das características de voltagem de transistores individuais.

A IBM afirma que a tecnologia pode encaixar '50 bilhões de transistores em um chip do tamanho de uma unha '. Entramos em contato com a IBM para pedir esclarecimentos sobre o tamanho de uma unha, visto que internamente estávamos chegando a números de 50 milímetros quadrados a 250 milímetros quadrados. A assessoria de imprensa da IBM afirmou que uma unha, neste contexto, tem 150 milímetros quadrados. Isso coloca a densidade de transistores da IBM em 333 milhões de transistores por milímetro quadrado (MTr / mm 2 ).

Para comparação:

p5eTZ37.png


Como você pode ver, diferentes fundições têm diferentes nomes oficiais com uma variedade de densidades. É importante notar que esses números de densidade são frequentemente listados como densidades de pico, para bibliotecas de transistores onde a área de matriz é a preocupação máxima, em vez de escala de frequência - muitas vezes, as partes mais rápidas de um processador têm metade da densidade desses números devido a problemas de energia e térmicos .

Com relação ao movimento para transistores Gate-All-Around / nanosheet, embora não explicitamente declarado pela IBM, as imagens mostram que este novo processador de 2 nm está usando um design GAA de três pilhas. A Samsung está introduzindo o GAA a 3nm, enquanto a TSMC espera até 2nm. Em contraste, acreditamos que a Intel irá introduzir alguma forma de GAA em seu processo de 5 nm.

O GAA de 3 pilhas da IBM usa uma altura de célula de 75 nm, uma largura de célula de 40 nm e as nanofolhas individuais têm 5 nm de altura, separadas umas das outras por 5 nm. O poli pitch do portão é de 44 nm e o comprimento do portão é de 12 nm. A IBM diz que seu projeto é o primeiro a usar canais de isolamento dielétrico inferior, que permite o comprimento de porta de 12 nm, e que seus espaçadores internos são um projeto de processo seco de segunda geração que ajuda a habilitar o desenvolvimento de nanofolhas. Isso é complementado pelo primeiro uso de padronização EUV nas partes FEOL do processo, permitindo EUV em todos os estágios do projeto para camadas críticas.

S1.png


Os usuários podem estar se perguntando por que ouvimos que a IBM é a primeira com um chip de 2 nm. A IBM é um dos principais centros de pesquisa do mundo em tecnologia de semicondutores do futuro e, apesar de não ter uma oferta de fundição própria, a IBM desenvolve IP em colaboração com terceiros para suas instalações de manufatura. A IBM vendeu sua fabricação para a GlobalFoundries com um compromisso de parceria de 10 anos em 2014, e a IBM também trabalha atualmente com a Samsung e recentemente anunciou uma parceria com a Intel. Sem dúvida, os dois últimos farão parceria com a IBM em algum nível em torno desse novo desenvolvimento para sua viabilidade em sua própria cadeia de produção.

Nenhum detalhe sobre o chip de teste de 2 nm foi fornecido, embora neste estágio seja provável que seja um veículo de teste SRAM simplificado com um pouco de lógica. As imagens de wafer de 12 polegadas mostram uma variedade de difrações de luz diferentes, o que provavelmente aponta para uma variedade de casos de teste para afirmar a viabilidade da tecnologia. A IBM afirma que o design do teste usa um esquema multi-Vt para demonstrações de aplicativos de alto desempenho e alta eficiência.

IBM%20Research%202%20nm%20Wafer%20Close%20up_575px.jpg

Wafer de perto

O chip foi projetado e fabricado nas instalações de pesquisa da IBM em Albany, que possui uma sala limpa de 100.000 pés quadrados. O objetivo desse recurso é desenvolver o amplo portfólio de patentes e licenciamento da IBM para colaborações com parceiros.

Temos um conjunto de perguntas com especialistas da IBM aguardando resposta. Também agora temos um convite ativo para uma visita, se e quando pudermos viajar novamente.






E0t4uD9XEAIgn0P


 
Parece que o i5 11600K realmente não tem um público. além de consumir mais ainda perde em desempenho pro i7 10700/F/K.


 
Parece que o i5 11600K realmente não tem um público. além de consumir mais ainda perde em desempenho pro i7 10700/F/K.



A diferença mostrada no vídeo é tão pequena que pra mim os dois estão empatados

Mas que o 10700k é muito mais vantajoso, não tem como negar.

Ainda acho que da 11ªger só se salva 11400
 
A diferença mostrada no vídeo é tão pequena que pra mim os dois estão empatados

Mas que o 10700k é muito mais vantajoso, não tem como negar.

Ainda acho que da 11ªger só se salva 11400
O 10700K tem muito mais folga além de como eu disse consumir e esquentar menos. Antes eu achava que talvez o PCIE 4.0 fosse fazer alguma diferença no futuro mas agora já não penso mais assim pois quando esse for o caso já teremos CPUs bem melhores e PCIE 5.0 será padrão.
 
Matéria completa no link:


Olhar para o futuro daqui a cinco anos sempre foi difícil no negócio de semicondutores, mas como a redução da Lei de Moore nos tamanhos de transistores se torna mais difícil e a redução proporcional esperada no custo dos transistores se aplaina, tem sido particularmente difícil nos últimos anos . É por isso que a tecnologia inovadora anunciada hoje pela IBM Research em seu centro de tecnologia em Albany, Nova York, que mostra um processo CMOS de 2 nanômetros gravando um chip real em um wafer de silício padrão de 300 milímetros, é tão importante. Estamos surpresos que a IBM ainda faça esse tipo de pesquisa e, novamente, presumimos que essa seja uma maneira de a IBM se proteger, ganhar um pouco de dinheiro e ajudar os parceiros de fundição dos quais depende. Não custa nada obter boas relações públicas também,

Em primeiro lugar, isso é chamado de transistor empilhado de nanofolhas e empilha um transistor NMOS em cima de um transistor PMOS em vez de colocá-los lado a lado para receber sinais de tensão e inverter bits de um para zero ou zero para um. Eles também são chamados de transistores gate all around, ou GAA, e são a próxima evolução em transistores 3D das tecnologias FinFET usadas nas últimas gerações de transistores da TSMC, Intel, GlobalFoundries e outros. Os transistores FinFET puxaram a fonte e os canais de dreno para o transistor até o portão, e nanofolhas incorporaram vários canais de fonte e dreno em um único portão para aumentar a densidade. A IBM diz que o chip de teste que criou com seus processos de 2 nanômetros pode permitir 50 bilhões de transistores em um chip do tamanho de uma unha.A próxima plataforma gosta. Mas nós fornecemos a você os dados que pudermos obtê-los.

A fabricação do chip de 2 nanômetros também inclui o primeiro uso do que é chamado de isolamento dielétrico inferior, que restringe o vazamento de corrente e, portanto, ajuda a reduzir o consumo de energia no chip. Essa é a barra cinza claro que fica embaixo das três placas de transistores empilhadas na seção transversal do meio no gráfico acima.

Outra nova técnica que a IBM criou para o processo de 2 nanômetros é chamada de processo seco do espaço interno, que aparentemente parece desconfortável, mas na verdade permite que a IBM tenha um controle preciso do portão.

O processo experimental também inclui o uso mais difundido de tecnologias EUV e inclui padronização EUV na parte frontal do processo do chip, não apenas no meio e na parte traseira, onde EUV está sendo usado com processos de 7 nanômetros hoje e, mais importante, todos os recursos críticos serão gravados com litografia EUV e a IBM também descobriu como usar o EUV de exposição única para reduzir o número de máscaras ópticas usadas para gravar chips. O efeito líquido é que serão necessários muito menos etapas para criar um chip de 2 nanômetros do que para um chip de 7 nanômetros, o que deve impulsionar o funcionamento das fábricas e talvez reduzir um pouco o custo de um wafer acabado. (Veremos.)

Finalmente, os transistores de 2 nanômetros têm uma voltagem limite (Vt no gráfico acima) que pode ser aumentada e diminuída conforme necessário, digamos uma voltagem mais baixa para dispositivos portáteis e uma voltagem mais alta para CPUs usadas em supercomputadores exascale.


A IBM não disse se essa técnica de 2 nanômetros empregará canais de silício-germânio, mas aparentemente existe uma possibilidade.

Espera-se que este processo de 2 nanômetros ofereça transistores que podem operar 45 por cento mais rápido ou na mesma velocidade e reduzir a potência em 75 por cento em comparação com o processo atual de 7 nanômetros que será usado com o chip Power10 e é análogo aos processos de 7 nanômetros da TSMC e, de certa forma, aos processos de 10 nanômetros e 7 nanômetros da Intel.

Vamos falar sobre os roteiros avançados por um segundo. O Power10 está em 7 nanômetros e dada a natureza conservadora e legada dos negócios de servidor Power ez, que estão em uma cadência de três anos para atualizações de processador, o Power11, que já está em design, e o Power12, que está sendo criado no quadro branco, não tem para apenas correr para 2 nanômetros quando há 5 nanômetros e 3 nós nanômetros para usar antes de chegar ao nó de 2 nanômetros, que Khare esperava estar pronto para produção até o final de 2024. Power11 deve ser esperado por volta de 2023, e deve estar em um processo maduro de 5 nanômetros, o que significa que será relativamente barato. (Mais barato do que estar em processos de 4 nanômetros, ou de 3 nanômetros ou de 2 nanômetros, que é a parte relativa.) A IBM provavelmente não terá pressa de correr para 2 nanômetros porque depois disso,

Parece muito mais provável que a IBM mude para chips com Power11 em 2023 ou 2024. Dizemos 2023 se você quiser voltar à cadência original de três anos porque o Power10 deveria estar originalmente em 2020 em um processo de 10 nanômetros (parece familiar , esse atraso?), e isso significa que o Power11 deve estar em 2023. Isso é um ano antes do processo de 2 nanômetros entrar em produção, provavelmente na Samsung e na Intel. A propósito, a Intel acaba de fazer parceria com a IBM para seus serviços de fundição da Intel e tem suas próprias abordagens de nanosheet. Khare não confirmou que a Intel estaria usando essa tecnologia IBM, mas não é difícil ver que ela terá acesso a ela. E quem sabe? A Intel pode acabar sendo parceira de fundição da IBM se a Samsung bagunçar alguma coisa. Isso provavelmente significa que o Power12 em cerca de 2026 estará no processo de 2 nanômetros, e que chegará à linha de produtos até 2029 ou talvez 2030 antes de atingir a barreira da Lei de Moore.

O que nos leva à pergunta óbvia: o que diabos você faz depois de 2 nanômetros e vamos bater em uma parede?

“Não acho que haja uma barreira que não possamos romper, e eu diria que há muitos outros avanços que estão surgindo e compartilharemos mais e mais conforme a tecnologia amadurecer”, diz Khare, com uma bela frase de efeito. “Não vejo uma parede, vejo muitas oportunidades e muitas coisas em que podemos inovar para continuar.”

Você não ama o cheiro de otimismo?
 
O 10700K tem muito mais folga além de como eu disse consumir e esquentar menos. Antes eu achava que talvez o PCIE 4.0 fosse fazer alguma diferença no futuro mas agora já não penso mais assim pois quando esse for o caso já teremos CPUs bem melhores e PCIE 5.0 será padrão.
Concordo.

Tb acredito que até o PCI-E 4.0 começar a fazer uma diferença grade comparado com o 3.0 já teremos migrado de plataforma
 

Versão de engenharia do Intel Core-1800 Alder Lake aparece com 16 cores e 24 threads​

Os núcleos de alto desempenho contam com Hyperthread e operam em até 4.6 GHz


@RHBH

Opa.

Nem acompanho muito aqui, do ponto de vista técnico os produtos Intel não me atraem desde a 7ª geração.

Só espero novidades significativas que trarão maior concorrência no mercado a partir de 2022, com o Meteor Lake (sucessor do Alder Lake).

Alder Lake será ok, se considerar os saltos pífios da Intel no passado recente, será acima da média.

Em jogos Alder Lake vai ser superior ao Zen 3, nenhuma novidade, uma arquitetura lançada 1 anos depois tem obrigação de ser superior.

Zen 4 vai passar por cima do Alder Lake, mas novamente se trata de arquiteturas lançadas em anos diferentes, então nenhuma novidade.

O próximo confronto cara a cara da Intel e AMD será em 2022, Meteor Lake vs. Zen 4.

Intel vai se recuperar, mas levará um tempo, Alder Lake vai ser um passo na direção certo, melhorando um pouco a competitividade, mas falando em "recuperar a coroa" a próxima chance da Intel será em 2024.

Em 2024 teremos Zen 5 vs Lunar Lake.
 
Última edição:
I5 11600K por 1.700,00 ou i7 10700k por 2.250,00?
Maior uso vai ser em jogos, não uso programa de render nem nada do tipo.
 
Opa.

Nem acompanho muito aqui, do ponto de vista técnico os produtos Intel não me atraem desde a 7ª geração.

Só espero novidades significativas que trarão maior concorrência no mercado a partir de 2022, com o Meteor Lake (sucessor do Alder Lake).

Alder Lake será ok, se considerar os saltos pífios da Intel no passado recente, será acima da média.

Em jogos Alder Lake vai ser superior ao Zen 3, nenhuma novidade, uma arquitetura lançada 1 anos depois tem obrigação de ser superior.

Zen 4 vai passar por cima do Alder Lake, mas novamente se trata de arquiteturas lançadas em anos diferentes, então nenhuma novidade.

O próximo confronto cara a cara da Intel e AMD será em 2022, Meteor Lake vs. Zen 4.

Intel vai se recuperar, mas levará um tempo, Alder Lake vai ser um passo na direção certo, melhorando um pouco a competitividade, mas falando em "recuperar a coroa" a próxima chance da Intel será em 2024.

Em 2024 teremos Zen 5 vs Lunar Lake.
Zen4 vai competir com RaptorLake.

Alder Lake -> RaptorLake -> MeteorLake.
 
I5 11600K por 1.700,00 ou i7 10700k por 2.250,00?
Maior uso vai ser em jogos, não uso programa de render nem nada do tipo.
nenhum
11400f por 1100 ou 10700f por 1900 são bem mais interessantes em CxB
 
I5 11600K por 1.700,00 ou i7 10700k por 2.250,00?
Maior uso vai ser em jogos, não uso programa de render nem nada do tipo.
Como o Folk disse os 10400 e 10700f são mais interessantes.

Mas se for pegar uma mobo z490 pra fazer OC, vai de I7 10700k.

Penso assim, se vc tivesse escolhido um I7 8700 ou 9700 ao invés do seu I5 9400 vc não precisaria trocar seu combo tão cedo.

O I7 com os núcleos a mais te dá mais longevidade, eu iria nele sem nem pensar.
 
Zen4 vai competir com RaptorLake.

Alder Lake -> RaptorLake -> MeteorLake.

Nem faço ideia dessa família Raptor, pra ver como estou por fora de Intel.

Último leak que vi de Intel foi do MLID e ele citava Alder Lake, Meteor Lake e Lunar Lake.

Apenas sei que pra Intel competir de verdade (não só em jogos) só lá para o final de 2023 / meio de 2024

Até lá a AMD domina em quase tudo, com exceção de jogos esporadicamente (entre o lançamento do Alder Lake e Zen 4, haverá mais de 6 meses que a Intel vai dominar em jogos).
 
nenhum
11400f por 1100 ou 10700f por 1900 são bem mais interessantes em CxB

Como o Folk disse os 10400 e 10700f são mais interessantes.

Mas se for pegar uma mobo z490 pra fazer OC, vai de I7 10700k.

Penso assim, se vc tivesse escolhido um I7 8700 ou 9700 ao invés do seu I5 9400 vc não precisaria trocar seu combo tão cedo.

O I7 com os núcleos a mais te dá mais longevidade, eu iria nele sem nem pensar.
Eu queria uma CPU destravada, apesar de ser a primeira experiência com uma cpu K.
Estou com uma Z490i Aorus Ultra, só esta faltando o processador para fechar o projeto não tão mini ITX, os processadores F não seriam opção agora porque acabei não resistindo e vendendo minha RX 5600XT...
Apareceu a "oportunidade" desse i5 11600K e achei que valeria mais a pena que o 10600K que estava na minha cabeça desde o início desse novo projeto, sem falar que o 10600K subiu de preço da noite para o dia.
Vendo pelos teste da internet estou bem em duvida se vale realmente a pena investir +R$550 no i7.. não mostra ser tão grande a diferença.
Obrigado pelas respostas.
 

Users who are viewing this thread

Voltar
Topo