Por acaso esse Zen5D seria uma espécie + ou - de "big little" da amd
?
Isso, quase isso. O big.little da Intel envolve duas arquiteturas x86 distintas, basicamente é um [CORE+atom], e por causa disso instruções como o AVX512 só funcionaria nos núcleos P(ower) e assim quebraria o escalonador, então retiraram essa largura de vetor. Tem outros detalhes aqui, como estados de energia distintos e micro-escalonador próprios, mas no geral é um Core+Atom.
A ideia da AMD é a mesma, mas a execução não: Basicamente será um
[ZEN5+
zen5], a mesma arquitetura só que alguns núcleos serão otimizados para desempenho e outros para consumo, quem cuidará de dividir as tarefas não será a capacidade desses núcleos e sim o software (seja do S.O., seja da AMD), então na teoria tem tudo para ser um funcionamento melhor, assim como também na teoria não teria um consumo menor que o núcleo de eficiência da Intel.
O 5C não ia seguir a mesma linha do atual 4C no Bergamo? CPUs Epyc de alta densidade e alto número de cores para tarefas que são embarrassingly parallel e que não dependem muito de cache?
Não imaginava que isso fosse parar no lado do consumidor.
Sim, núcleos de alta densidade com metade da cache para tarefas de pouco esforço, exatamente como núcleos de eficiência devem ser. A pergunta que fica é: A AMD colocará esses núcleos distintos no mesmo chiplet ou em chiplets diferentes? Até porque, ao que tudo indica, a AMD voltará com o CCX...
Vazador afirma que a próxima iteração do hardware será uma verdadeira revolução.
www.tudocelular.com
A cara de quem já fez upgrade da serie 5000 para 7000 com quase mesmo desempenho e placa mãe e memórias custando o triplo
Sinceramente... vida de upgrade é isso, se for pensar em esperar por mais desempenho, a espera será eterna. Além do mais, antes mesmo de lançar o AM5 já se sabia que o Zen5 seria uma arquitetura nova, do zero, vide vários vazamentos, rumores e cargos/descrições no LinkedIn, logo se aventurou como early-adopter quem quis.
Falando desse rumor em específico, tem informação nova e tem informação antiga no meio: O mesmo limite de 8 núcleos por CCX, mas como o Zen3 e Zen4 têm o CCD = CCX, nada impede do Zen5 ter dois CCXs em um CCD. Se pensarmos desta maneira, fará sentido as demais alegações deste rumor:
- L2 unificada por CCX. Basicamente o que o L3 é hoje;
- L3 compartilhada como o MCD das Radeons. Basicamente uma LLC que unifica dois CCXs;
- L1 muito maior. Isso aqui é preocupante, visto que o custo, velocidade, e latência dessa cache impede que ela seja grande.
A meu ver, e isso é um chute, a AMD introduziu um novo nível de cache, e o que o vazador diz ser a L3 na verdade é a L4, a L2 é a atual L3 e essa L1 é a L2 do Zen4, no caso ficou de fora a informação da antiga L1, que deve ser chamada de L0 agora (L0i e L0d). De novidades mesmo apenas os 22~30% mais IPC e um design mais largo (com mais decoders) para acompanhar o ganho de unidades de execução que o Zen4 ampliou.
